上篇 基础知识
第1章 EDA技术概述
1.1 EDA技术及发展
1.1.1 何谓EDA技术
1.1.2 基于大规模可编程逻辑器件的数字系统设计
1.2 可编程逻辑器件的发展简介
1.2.1 逻辑设计基本流程
1.2.2 可编程逻辑器件PAL
1.2.3 从PAL到PLD再到复杂可编程逻辑器件CPLD
1.2.4 从CPLD到FPGA的产生
1.2.5 在系统编程问题的解决
1.3 FPGA系统结构和资源
1.3.1 可编程逻辑单元(LE)
1.3.2 可编程布线
1.3.3 可编程I
1.3.4 嵌入式存储器RAM
1.3.5 嵌入式乘法器
1.3.6 时钟
1.3.7 锁相环
1.3.8 FPGA与CPLD的对比
1.4 FPGA的设计流程
1.5 Altera公司FPGA低成本器件——CycloneII
1.5.1 主要特性
1.5.2 基于数字信号处理(DSP)应用
1.5.3 专用外部存储器接口
1.5.4 嵌入式锁相环
1.5.5 单端I／O特性
1.5.6 差分I／O特性
1.5.7 自动CRC校验
1.5.8 支持NiosⅡ嵌入式处理器
1.6 Altera公司FPGA高成本器件——StratixⅢ器件
1.6.1 主要特性
1.6.2 体系架构
1.6.3 TriMatrix嵌入式存储器
1.6.4 DSP模块
1.6.5 时钟网络和锁相环
1.6.6 高速I／O信号和接口
1.6.7 设计安全性
第2章 VHDL语言基础
2.1 VHDL语言基本结构
2.1.1 实体
2.1.2 结构体
2.1.3 配置
2.1.4 库
2.2 VHDL语言要素
2.2.1 VHDL文法规则
2.2.2 VHDL数据对象
2.2.3 数据类型
2.2.4 操作符
2.3 顺序语句
2.3.1 赋值语句
2.3.2 IF语句
2.3.3 CASE语句
2.3.4 LOOP语句
2.3.5 跳出循环的语句
2.3.6 RETURN语句
2.3.7 NULL语句
2.4 并行语句
2.4.1 并行信号赋值语句
2.4.2 进程(PROCESS)语句
2.5 子程序
2.5.1 过程
2.5.2 函数
2.6 VHDL语言描述风格
2.6.1 行为描述
2.6.2 数据流描述
2.6.3 结构化描述
第3章 VerilogHDL语言基础
3.1 VerilogHDL语言基本结构
3.2 功能的定义
3.2.1 用“assign”语句定义功能
3.2.2 用“always”块语句定义功能
3.2.3 用例化语句调用其他模块来定义逻辑功能
3.3 VerilogHDL基本语法
3.3.1 标识符
3.3.2 常量
3.3.3 变量数据类型
3.3.4 运算符及表达式
3.4 VerilogHDL基本语句
3.4.1 赋值语句
3.4.2 块语句
3.4.3 条件语句
3.4.4 case语句
3.5 任务和函数
3.5.1 任务和函数的不同
3.5.2 task语句
3.5.3 function语句
3.6 Testbench程序设计
3.6.1 基本的一testbench结构
3.6.2 生成激励的常见描写方式
第4章 AlteraQuartusII软件开发向导
4.1 模块编辑及设计流程
4.1.1 原理图输入文件的建立
4.1.2 图表模块输入
4.1.3 原理图设计流程
4.1.4 波形仿真
4.1.5 引脚分配
4.1.6 下载验证
4.1.7 QuartusII的几个常用功能
4.2 文本编辑及设计流程
4.2.1 建立文本文件
4.2.2 文本设计流程——建立新工程
4.2.3 文本设计流程——编译工程
4.2.4 文本设计流程——建立矢量波形文件
4.2.5 文本设计流程——仿真波形
4.2.6 文本设计流程——引脚分配及下载验证
4.3 混合设计
4.3.1 建立计数器文件
4.3.2 建立七段译码显示电路文件
4.3.3 设计流程
4.4 使用SignalTapⅡ的实时测试
4.4.1 打开SignalTapⅡ的编辑窗口
4.4.2 调入待测信号
4.4.3 文件存盘
4.4.4 编译
4.4.5 启动SignalTapⅡ进行采样分析
4.4.6 SignalTaDⅡ的其他设置和控制方法
第5章 基本逻辑电路设计
5.1 组合逻辑电路设计
5.1.1 门电路设计
5.1.2 三态门及总线缓冲器设计
5.1.3 编码器、译码器设计
5.1.4 多路数据选择器和多路数据分配器设计
5.2 时序逻辑电路设计
5.2.1 触发器设计
5.2.2 寄存器设计
5.2.3 计数器设计
5.3 有限状态机电路设计
5.3.1 有限状态机概述
5.3.2 有限状态机的算法描述
5.3.3 有限状态机的vHDL描述模式
5.3.4 有限状态机的VerilogHDL描述模式
第6章 宏模块和LPM函数的应用
6.1 存储器模块的用法
6.1.1 ROM的使用
6.1.2 FIFO的建立使用
6.2 乘法器和锁相环的使用
6.2.1 乘法器的使用
6.2.2 锁相环的使用
6.3 基于宏模块的设计实例
6.3.1 正弦波信号发生器的设计
6.3.2 乘累加器的设计
下篇 基于FPGA的项目训练
第7章 常用模块电路设计
7.1 分频电路设计
7.1.1 偶数分频电路
7.1.2 奇数分频电路
7.2 同步整形电路
7.

陈欣波、伍刚编著的《基于FPGA的现代数字电路设计》是基于课堂教学、电子技术综合实训和大学生电子设计竞赛的需要而编写的，通过基础知识和项目设计简明而系统地介绍基于FPGA的设计技术。本书分上下两篇，共9章。上篇由6章组成，讲述基础知识。第l章介绍基于可编程逻辑器件的数字设计的基本知识，使读者了解在数字系统设计的方式，了解可编程逻辑器件实现数字设计的基本思想。第2章讲述VHDL语言的基础知识，使读者掌握使用VHDL，语言描述电路的基本方法，能读懂简单的VHDL程序。第3章讲述Verilog HDL语言的基础知识，使读者掌握使用Verilog HDL语言描述电路的基本方法，能读懂简单的Verilog HDL程序。第4章讲述Altera QuartusⅡ软件的使用方法，通过具体的实例来介绍输入文件的创建和基于Altera OuartusⅡ软件的开发设计流程。第5章讲述基本逻辑电路的设计，使读者掌握组合逻辑电路、时序逻辑电路和有限状态机电路的设计方法。第6章讲述宏模块和LPM函数的使用方法，通过具体例子使读者掌握使用宏模块和LPM函数的设计过程和方法。下篇由3章组成，讲述基于FPGA的项目训练。第7章讲述在基于FPGA设计中常见的基础模块。第8章讲述控制类电路设计。第9章讲述接口电路设计。
本书可作为工程应用类、电子信息类专业本科生以及相关专业专科生的EDA基础类课程的教材，也可作为FPGA自学人员以及从事FPGA开发的工程技术人员的培训教材和参考用书。