1、基于企业中的一些常用验证方法和流程规范，让初学者了解验证的基础概念和方法。例如：验证流程以及验证环境框架介绍，被测电路的功能点抽取方法，随机激励方法，结果自动对比方法，时序自动检查方法等。
2、从基础验证方法到UVM验证方法，从理论方法到实例解析，进一步阐述数字集成电路验证的进阶知识。
3、先通过问题引导出需要使用的验证方法，然后讲解该验证方法的理论知识和应用场景，再通过实例进行应用训练。

本书基于企业实际需求，理论结合实例，由易到难讲解了数字集成电路常用验证方法、流程规范和UVM高级验证方法。
主要内容包括：数字集成电路验证技术的发展、数字集成电路验证基础、数字集成电路验证的常用Verilog编程语法、被测电路功能点Case抽取、断言、带有约束条件的随机激励、覆盖率、结果自动对比、UVM验证、仿真验证EDA工具、实例解析、综合项目实例。
本书可供集成电路验证的入门级读者，以及集成电路、芯片、半导体及相关行业的工程技术人员使用，还可作为教材供高校相关专业师生学习参考。

第1章 数字集成电路验证技术的发展 \t 001
1.1 数字集成电路验证的概念及地位 \t 001
1.1.1  验证的概念 \t 001
1.1.2  验证在设计流程中的地位 \t 002
1.2 功能验证 \t 003
1.2.1  功能验证过程 \t 003
1.2.2  功能验证相关技术 \t 004
1.2.3  功能验证相关语言 \t 006
1.2.4  功能验证相关方法 \t 007
1.2.5  功能验证相关研究热点 \t 008
1.3 验证的历史、现在与将来 \t 009
习题 \t 011
第2章 数字集成电路验证基础 \t 012
2.1 集成电路芯片开发流程 \t 012
2.1.1  系统设计 \t 012
2.1.2  功能设计 \t 013
2.1.3  功能验证 \t 016
2.1.4  DFT设计/逻辑综合 \t 016
2.1.5  版图设计验证 \t 017
2.1.6  时序验证 \t 017
2.1.7  芯片试做与芯片测试 \t 017
2.2 验证的概念和分类 \t 018
2.3 验证与设计、测试的区别 \t 019
2.4 验证环境的基本结构 \t 019
2.4.1  验证环境的概念 \t 019
2.4.2  验证环境的结构框图 \t 019
2.4.3  简单验证环境的书写结构 \t 021
2.5 验证流程 \t 023
习题 \t 024
第3章 数字集成电路验证的常用Verilog编程语法 \t 025
3.1 验证常用Verilog语法 \t 026
3.1.1  assign语法 \t 026
3.1.2  always语法 \t 027
3.1.3  initial、`timescale、#语法 \t 027
3.1.4  `define、parameter语法 \t 029
3.1.5  `include语法 \t 031
3.1.6  wait、@语法 \t 032
3.1.7  for、repeat、while、forever语法 \t 034
3.1.8  fork…join语法 \t 035
3.1.9  task语法 \t 037
3.1.10  event语法 \t 039
3.2 验证常用Verilog系统函数 \t 040
3.2.1  $display、$write、$time、$finish系统函数 \t 040
3.2.2  文件操作系统函数 \t 041
3.2.3  $random系统函数 \t 046
习题 \t 047
第4章 被测电路功能点Case抽取 \t 048
4.1 Case抽取原则 \t 049
4.2 Case表的制作方法 \t 050
习题 \t 051
第5章 断言 \t 052
5.1 断言的基本概念和应用 \t 053
5.2 断言的SVA语法结构 \t 053
5.2.1  SVA基本结构 \t 053
5.2.2  SVA与设计的连接 \t 054
5.3 断言中常用的SVA语法 \t 056
5.3.1  SVA基本语法 \t 056
5.3.2  系统函数 \t 058
5.3.3  覆盖率属性 \t 059
5.3.4  断言验证库 \t 059
习题 \t 060
第6章 带有约束条件的随机激励 \t 061
6.1 随机激励的概念和应用 \t 061
6.2 随机激励的约束条件 \t 062
习题 \t 066
第7章 覆盖率 \t 067
7.1 覆盖率的概念和应用 \t 067
7.2 覆盖率的种类 \t 068
7.2.1  代码覆盖率 \t 068
7.2.2  断言覆盖率 \t 070
7.2.3  功能覆盖率 \t 070
7.3 代码覆盖率的实现方法 \t 071
7.3.1  Modelsim仿真工具运行代码覆盖率 \t 071
7.3.2  VCS仿真工具运行代码覆盖率 \t 073
7.4 功能覆盖率的实现方法 \t 074
7.4.1  通过Verilog编程实现功能覆盖率 \t 074
7.4.2  通过SystemVerilog编程实现功能覆盖率 \t 077
习题 \t 082
第8章 结果自动对比 \t 083
8.1 结果自动对比的概念和应用 \t 083
8.2 期待值模型的构建方法 \t 084
8.3 结果自动对比的实现 \t 084
8.3.1  构造期待值模型的方式 \t 085
8.3.2  读取期待值数据的方式 \t 087
8.3.3  将被测电路输出打印结果文件与期待值结果文件直接比较的方式 \t 089
习题 \t 090
第9章 UVM验证 \t 091
9.1 事务级验证的概念 \t 092
9.2 UVM验证环境的特点和结构 \t 092
9.2.1  UVM验证平台的结构 \t 092
9.2.2  被测电路 \t 093
9.2.3  interface \t 094
9.2.4  driver \t 094
9.2.5  monitor \t 096
9.2.6  sequence与sequencer \t 098
9.2.7  agent \t 099
9.2.8  reference model \t 101
9.2.9  scoreboard \t 102
9.2.10  env \t 104
9.2.11  测试用例 \t 105
9.2.12  tb_top \t 107
9.2.13  UVM环境的启动 \t 108
9.3 UVM基础 \t 109
9.3.1  uvm_component, uvm_object派生关系 \t 109
9.3.2  UVM的树形结构 \t 112
9.3.3  field automation机制 \t 113
9.3.4  config_db机制 \t 115
9.4 UVM验证环境的运行 \t 116
9.4.1  phase机制 \t 116
9.4.2  objection机制 \t 118
习题 \t 119
第10章 仿真验证EDA工具 \t 120
10.1 常用仿真验证EDA工具 \t 120
10.2 Modelsim工具简介 \t 121
10.3 Modelsim的使用方法 \t 121
10.3.1  【方式二】的使用方法 \t 122
10.3.2  【方式三】的使用方法 \t 124
10.4 Modelsim中UVM验证环境的运行方法 \t 125
习题 \t 127
第11章 实例解析 \t 128
11.1 被测电路功能点Case抽取实例解析 \t 128
11.2 断言应用实例解析 \t 134
11.3 随机激励应用实例解析 \t 142
11.4 覆盖率应用实例解析 \t 147
11.5 结果自动对比应用实例解析 \t 155
11.6 UVM验证实例解析 \t 166
第12章 综合项目实例 \t 183
12.1 UART传输电路的功能验证项目 \t 183
12.2 图像JPEG编码DCT模块的功能验证项目 \t 206
参考文献 \t 222