本书以QuartusⅡ和ModelSim软件为平台，以Verilog-1995和Verilog-2001语言标准为依据，通过27个项目对EDA技术、Verilog HDL硬件描述语言、FPGA在显示器件中的应用等做了系统、完整的阐述。本书可供应用型本科院校自动化、电气工程及电子类专业学生使用，也可作为电子设计爱好者的自学用书。

项目1 QuartusⅡ软件的安装及使用
1.1 教学目的
1.2 QuartusⅡ软件的安装
1.3 Quartus Ⅱ软件的使用
1.4 项目实践练习
1.5 项目设计性作业
1.6 项目知识要点
1.7 项目拓展训练
项目2 全加法器的原理图设计
2.1 教学目的
2.2 全加法器的设计
2.3 设计的下载验证
2.4 项目实践练习
2.5 项目设计性作业
2.6 项目知识要点
2.7 项目拓展训练
项目3 半加法器的Verilog设计
3.1 教学目的
3.2 半加法器的Verilog描述
3.3 RTL图
3.4 项目实践练习
3.5 项目设计性作业
3.6 项目知识要点
3.7 项目拓展训练
项目4 数据选择器的Verilog设计
4.1 教学目的
4.2 数据选择器的Verilog设计
4.3 项目实践练习
4.4 项目设计性作业
4.5 项目知识要点
4.6 项目拓展训练
项目5 过程语句的学用
5.1 教学目的
5.2 过程语句
5.3 项目实践练习
5.4 项目设计性作业
5.5 项目知识要点
5.6 项目拓展训练
项目6 加法器的设计
6.1 教学目的
6.2 调用原语设计加法器
6.3 例化调用设计加法器
6.4 项目实践练习
6.5 项目设计性作业
6.6 项目知识要点
6.7 项目拓展训练
项目7 硬件乘法器的设计
7.1 教学目的
7.2 乘法器的Verilog设计
7.3 parameter参数能
7.4 项目实践练习
7.5 项目设计性作业
7.6 项目知识要点
7.7 项目拓展训练
项目8 算术运算器的设计
8.1 教学目的
8.2 多位加法器的设计
8.3 用算术运算符设计多位加法器
8.4 BCD码加法器的Verilog设计
8.5 减法器的Verilog设计
8.6 除法器的Verilog设计
8.7 项目实践练习
8.8 项目设计性作业
8.9 项目拓展训练
项目9 常用组合逻辑电路的设计
9.1 教学目的
9.2 比较器的Verilog设计
9.3 数据分配器的Verilog设计
9.4 编码器的Verilog设计
9.5 译码器的Verilog设计
9.6 项目实践练习
9.7 项目设计性作业
9.8 项目拓展训练
项目10 触发器的Verilog设计
10.1 教学目的
10.2 触发器的Verilog设计
10.3 锁存器的Verilog设计
10.4 用户自定义触发器原语
10.5 项目实践练习
10.6 项目设计性作业
10.7 项目知识要点
10.8 项目拓展训练
项目11 计数器的Verilog设计
11.1 教学目的
11.2 计数器的Verilog设计
11.3 项目实践练习
11.4 项目设计性作业
……
25.5 项目知识要点
25.6 项目拓展训练
项目26 点阵型LCD控制电路设计
26.1 教学目的
26.2 点阵型LCD控制电路的Verilog设计
26.3 项目实践练习
26.4 项目设计性作业
26.5 项目知识要点
26.6 项目拓展训练
项目27 VGA接口电路设计
27.1 教学目的
27.2 VGA接口电路的Verilog设计
27.3 项目实践练习
27.4 项目设计性作业
27.5 项目知识要点
27.6 项目拓展训练
附录
附录1 EDA技术课程设计性大作业指导
附录2 英文缩写对照表
参考文献