第1章 数字信号处理的基本内容
1.1 概述
1.2 数字系统的硬件实现
1.3 算法的表示
1.3.1 框图
1.3.2 信号流图
1.3.3 数据流图
1.3.4 依赖图
1.4 典型的DSP算法
1.4.1 卷积
1.4.2 相关
1.4.3 数字滤波器
1.4.4 自适应滤波器
1.5 本章小结
第2章 DSP算法基础
2.1 数字系统
2.1.1 数的表示
2.1.2 有符号数
2.1.3 二进制反码
2.1.4 二进制补码
2.1.5 有符号数字量
2.2 二进制算数运算
2.2.1 二进制加法器
2.2.2 二进制乘法器
2.2.3 二进制除法器
2.2.4 MAC和SOP
2.3 浮点数算法的实现
2.3.1 浮点数乘法
2.3.2 浮点数加法
2.3.3 浮点数除法
2.4 CORDIC算法
2.5 本章小结
第3章 数字滤波器
3.1 FIR滤波器
3.1.1 线性相位FIR滤波器
3.1.2 FIR滤波器的设计
3.1.3 FIR设计中的窗口方法
3.2 IIR滤波器
3.3 IIR滤波器的设计
3.4 有限字长效应
3.5 本章小结
第4章 傅里叶变换算法
4.1 概述
4.2 快速傅里叶变换
4.3 离散傅里叶变换算法
4.3.1 Rader算法
4.3.2 Winograd DFT算法
4.4 快速傅里叶变换算法
4.4.1 Cooley-Tukey FFT算法
4.4.2 Good-Thomas FFT算法
4.4.3 Winograd FFT算法
4.5 DCT变换
4.6 本章小结
第5章 流水线与并行处理
5.1 概述
5.2 迭代边界
5.3 迭代周期算法
5.3.1 最小环均值算法
5.3.2 最长路径矩阵算法
5.4 流水线
5.4.1 数据广播结构
5.4.2 细粒度流水线
5.5 并行处理
5.6 本章小结
第6章 低功耗设计
6.1 概述
6.2 电路功耗来源
6.2.1 静态功耗
6.2.2 动态功耗
6.3 FPGA中的功耗
6.4 低功耗设计
6.5 降低电源电压
6.6 减小开关电容
6.7 减小电路开关频率
6.8 基于流水线的低功耗设计
6.9 基于并行处理的低功耗设计
6.10 本章小结
第7章 重定时
7.1 概述
7.2 重定时的定义与性质
7.2.1 重定时的描述
7.2.2 重定时的性质
7.3 割集定理
7.4 重定时技术
7.4.1 割集重定时和流水线
7.4.2 C倍减速重定时
7.4.3 时钟周期最小化的重定时
7.4.4 寄存器数最小化的重定时
7.5 本章小结
第8章 展开与折叠技术
8.1 概述
8.2 展开
8.2.1 展开算法
8.2.2 展开的属性
8.2.3 展开的应用
8.3 折叠变换
8.4 寄存器数量分析技术
8.4.1 寿命分析
8.4.2 数据分配技术
8.5 寄存器数量最小化技术
8.6 本章小结
参考文献

本书介绍有关数字信号处理算法的VLSI硬件架构设计方法，包括傅里叶变换算法、FIR数字滤波器和IIR数字滤波器的算法表示。本书从数字电路系统设计的角度，讨论有关系统设计需要考虑的基本理论及方法，如迭代周期、关键路径、重定时、流水线等。数字信号处理算法在硬件实现时，要充分地利用其运算并发性，采用流水线技术和并行处理技术来提高其运行速度，采用展开或折叠技术来调整芯片的面积，采用低功耗设计技术来有效降低系统的功耗。
本书适合数字集成电路设计领域的科研工作者和研究生阅读，也可作为电子信息相关领域的中、高级技术人员的参考书。