本书简要介绍了Verilog硬件描述语言的基础知识，列举了大量实例，每个实例都经过精心选择，非常利于读者掌握Verilog硬件描述语言本身及其建模方法。这些例子实用性都很强，其中有很多已经应用到实际的软件无线电收发信机中，对初学者和中级水平的工程师都很有帮助。

本书内容丰富、实用性很强，可以作为高等院校通信电子类高年级本科生、研究生的教材或教学参考书，同时对于通信、雷达、信号处理等各个领域的硬件设计工程师来说，也是一本具有实用价值和指导意义的技术参考书。

本书共分9章，前两章主要介绍了Verilog HDL的基本语法和基本逻辑电路及时序电路的描述方法。第3章详细介绍了如何用Model Sim仿真软件仿真已经设计好的系统，包括激励文件的编写、功能仿真和布线后仿真。第4章重点介绍了如何写出能够硬件实现的Verilog HDL程序，阐述了硬件可综合性的重要性，并给出了一些工程建议。第5章～第9章主要介绍了Verilog HDL在通信和信号处理中的应用。需要强调的是，这些实例都已经应用到实际的软件无线电收发信机中，而且这些实例涵盖的范围非常广泛，包括基带信号处理、编解码、调制／解调、扩频／解扩以及FIR滤波器等方面。

丛书序

前言

第1章 组合逻辑的Verilog HDL实现

 1．1基本逻辑器件的Verilog HDL门级描述

1．1．1内置的多输入门的Verilog描述

1．1．2多输出门的Verilog描述

1．1．3MOS开关的Verilog描述

1．1．4上拉、下拉电阻的Verilog描述

1．1．5三态门的Verilog描述

1．1．6其他常用逻辑门的Verilog描述

 1．2组合逻辑电路的Verilog HDL描述

1．2．1组合逻辑电路的结构描述

1．2．2组合逻辑电路的行为描述

第2章 时序电路的Verilog HDL实现

 2．1D触发器

2．1．1基本触发器的原理

2．1．2触发器的Verilog描述实例

 2．2锁存器

2．2．1锁存器的基本原理

2．2．2锁存器的Verilog建模

 2．3简单时序电路的Verilog描述

 2．4利用状态机设计较复杂的时序电路

2．4．1状态机设计的技巧及实现要点

2．4．2状态机设计实例及仿真实现结果

第3章 Verilog程序的ModelSim仿真

 3．1激励程序的编写

 3．2ModelSim仿真

3．2．1功能仿真

3．2．2布线后仿真

第4章 可综合的Verilog语言

 4．1Verilog语言描述与综合实现的关系

 4．2Verilog语言的编码风格

 4．3可编程逻辑器件

4．3．1可编程逻辑器件的发展

4．3．2可编程逻辑器件的基本结构

 4．4可综合的Verilog语言

4．4．1可综合的必要性

4．4．2可综合性工程的建议

第5章 Verilog在扩频通信中的应用

 5．1pn码产生器

5．1．1pn码产生器的原理

5．1．2pn码产生器的Verilog实现

5．1．3pn码产生器的仿真

 5．2串行pn码捕获

5．2．1串行pn码捕获的原理

5．2．2串行pn码捕获的顶层设计实现

5．2．3相关模块的设计实现

5．2．4功率检测模块的设计实现

5．2．5最值检测模块的设计实现

第6章 数字信号基带处理的Verilog实现

 6．1卷积编码

6．1．1卷积编码原理简介

6．1．2卷积编码的Verilog实现

6．1．3卷积编码的ModelSim仿真

 6．2基带成形

6．2．1基带成形的原理

6．2．2成形滤波器的设计及Verilog实现

6．2．3成形滤波器的仿真波形和实现结果

 6．3FIR滤波器

6．3．1FIR滤波器的原理

6．3．2用FPCA实现FIR滤波器的常用方案

6．3．3F1R滤波器的Verilog实现

6．3．4FIR滤波器模块的仿真波形和实现结果

 6．4自动增益控制

6．4．1自动增益控制的原理

6．4．2自动增益控制的Verilog实现

 6．5时钟分频

 6．6异步串口通信及UART实现

 6．6．1接收部分

 6．6．2发送部分

 6．7扩频调制

 6．8差分编码

第7章 全数字调制的Verilog实现

 7．1 BPSK调制

7．1．1BPSK调制的基本原理

7．1．2BPSK调制的Veri|og实现

7．1．3BPSK调制模块的ModelSim仿真

 7．2八相移相键控

7．2．1八相移相键控的原理

7．2．2八相移相键控调制的Vezilog实现及仿真

7．3 MSK调制

7．3．1MSK调制的原理

7．3．2MSK调制的Verilog实现及ModelSire仿真

第8章 全数字解调的Verilog实现

 8．1数字下变频

8．1．1数字混频

8．1．2抽取及低通滤波器模块

 8．2BPSK差分解调器

8．2．1BPSK差分解调的原理

8．2．2BPSK差分解调器的Verilog实现及仿真

 8．3全数字锁相环实现解调器

8．3．1用数字锁相环实现解调的原理

8．3．2数字锁相环解调器的Verilog实现

 8．4用Verilog实现直接数字频率合成器

8．4．1DDS的原理

8．4．2直接数字频率合成器的FPGA实现方案

8．4．3直接数字频率合成器的Verilog描述

 8．4．4直接数字频率合成器的仿真及实现结果

第9章 离散傅里叶变换的Verilog实现

 9．1DFT的Verilog实现

9．1．1DFT的基本原理

9．1．2DFT模块的设计及实现

9．1．3D盯模块的仿真及实现结果

 9．2FFT的Verilog实现

9．2．1FFT的基本原理

9．2．2控制器

9．2．3蝶形运算单元

9．2．4存储单元

9．2．5地址产生器

参考文献