本书是依据原国家教委颁布的《电子技术基础课程教学基本要求》编写的。主要内容有：数字逻辑基础，逻辑门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲信号的产生与整形，半导体存储器，可编程逻辑器件，数／模转换与模／数转换。

本书编写简明扼要，内容深入浅出，便于自学，同时注意实际应用能力的培养。可作为高等学校电气类、电子类、自动化类和其他相近专业的专业基础教材，也可供从事电子技术工作的工程技术人员学习参考。

本书是为高等学校电气类、电子类、自动化类和其他相近专业而编著的教材。全书分为10章。第1章数字逻辑基础，主要介绍数制和编码、逻辑代数(布尔代数)、逻辑函数及化简；第2章 逻辑门电路，主要介绍分立元件门电路、TTL集成门电路、ECL电路和CMOS门电路；第3章组合逻辑电路，主要介绍组合逻辑电路的分析方法和设计方法、若干常用的组合逻辑电路、组合逻辑电路中的竞争一冒险现象；第4章触发器，主要介绍触发器的电路结构与动作特点、触发器的逻辑功能及其描述方法和触发器的动态参数；第5章时序逻辑电路，主要介绍同步、异步时序逻辑电路分析方法和设计方法，分析了几种常用的时序逻辑电路和时序逻辑电路中的竞争一冒险现象；第6章脉冲信号的产生与整形，主要介绍了施密特触发器、单稳态触发器和多谐振荡器的基本原理，以及用模拟运放、逻辑门电路、石英晶体、专用555定时器构成各种触发器和多谐振荡器；第7章半导体存储器，主要介绍只读存储器(ROM)和随机存储器(RAM)的原理和构成，以及存储器扩展方式；第8章 可编程序逻辑器件，主要介绍可编程序逻辑器件的基本结构，PLD电路的表示方法，可编程序通用陈列逻辑GAL、复杂可编程序逻辑器件CPLD、现场可编程序门阵列(FPGA)、在系统可编程序逻辑器件(ISP—PLD)的结构和原理；第9章数／模和模／数转换，主要介绍各种D／A和A／D转换器的结构和原理；第10章数字系统的EDA设计，主要介绍了现代数字系统的设计方法，EDA技术内涵、基本特征和基本工具，EDA原理图输入设计方法，VHDL文本输入设计方法。

第1章 数字逻辑基础

 1．1 数制与编码

1．1．1 数制

1．1．2 数制间的转换

1．1．3 编码

 1．2 逻辑代数

1．2．1 逻辑变量与逻辑函数概念

1．2．2 三种基本逻辑及其运算

1．2．3 复合逻辑及其运算

1．2．4 逻辑函数的描述

1．2．5 逻辑代数的定律、规则及常用公式

 1．3 逻辑函数化简

1．3．1 逻辑函数的最简形式

1．3．2 逻辑函数的代数化简法

1．3．3 图解化简法(卡诺图化简法)

1．3．4 具有无关项的逻辑函数及其化简

*1．4 VHDL语言基础

1．4．1 概述

1．4．2 VHDL的程序结构

1．4．3 VHDL的语言元素

1．4．4 VHDL的基本语句

1．4．5 属性的描述与定义

1．4．6 VHDL的子程序

本章小结

习题一

第2章 逻辑门电路

 2．1 概述

 2．2 分立元件门电路

2．2．1 二极管与门

2．2．2 二极管或门

2．2．3 三极管非门

 2．3 TTL集成门电路

2．3．1 TTL集成门电路的结构

2．3．2 TTL门电路

 2．4 MOS门电路

2．4．1 NMOS门电路

2．4．2 CMOS门电路

2．4．3 CMOS集成电路的主要特点和使用中应注意的几个问题

 2．5 TTL电路与CMOS电路的接口

 *2．6 门电路的VHDL描述

2．6．1 二输入与非门、与门、或门、或非门、异或门的VHDL程序

2．6．2 四输入与非门VⅦ]L程序

本章小结

习题二

第3章 组合逻辑电路

 3．1 概述

 3．2 组合逻辑电路的基本分析和设计方法

3．2．1 组合逻辑电路的基本分析方法

3．2．2 组合逻辑电路的基本设计方法

 3．3 若干常用的组合逻辑电路

3．3．1 全加法器

3．3．2 编码器

3．3．3 数值比较器

3．3．4 译码器

3．3．5 数据分配器

3．3．6 数据选择器

 3．4 组合电路中的竞争一冒险

3．4．1 竞争一冒险的概念及其产生原因

3．4．2 消除竞争一冒险的方法

 本章小结

 习题三

第4章 触发器

 4．1 概述

 4．2 电平型基本RS触发器

4．2．1 与非门构成的基本RS触发器

4．2．2 或非门构成的基本RS触发器

4．2．3 电平型基本Rs触发器的动作特点

*4．2．4 电平型基本触发器的VHDL描述

 4．3 时钟控制的电平触发器(同步触发器)

4．3．1 同步RS触发器

4．3．2 同步D触发器

4．3．3 同步JK触发器

4．3．4 同步T触发器和T’触发器

4．3．5 同步触发器的动作特点

 4．4 主从触发器

4．4．1 主从RS触发器

4．4．2 主从D触发器

4．4．3 主从JK触发器

 4．5 边沿触发器

4．5．1 维持阻塞结构正边沿触发器

4．5．2 利用传输延迟时间的负边沿触发器

 4．6 CMOS触发器

4．6．1 带使能端的CMOS型D触发器

4．6．2 CMOS主从D触发器

4．6．3 CMOS主从JK触发器

 4．7 钟控触发器的逻辑功能及其描述方法

4．7．1 钟控触发器按逻辑功能的分类

4．7．2 触发器的电路结构和逻辑功能的关系

 4．8 不同类型触发器之间的转换

4．8．1 D型触发器转换成JK型触发器

4．8．2 JK型触发器转换成D型触发器

 4．9 触发器的动态参数

 *4．10 触发器的VHDL描述 

本章小结

习题四

第5章 时序逻辑电路

 5．1 概述

 5．2 时序逻辑电路的状态转换表、状态转换图和时序图

5．2．1 状态转换表(state table)

5．2．2 状态转换图(state Diagram)

5．2．3 时序图(Timing Diagram)

 5．3 同步时序逻辑电路的分析和设计方法

5．3．1 同步时序逻辑电路的分析方法

5．3．2 同步时序逻辑电路的设计方法

 5．4 异步时序电路的分析和设计方法

5．4．1 脉冲型异步时序电路的分析方法

5．4．2 脉冲型异步时序电路的设计方法

 5．5 几种常用的时序逻辑电路

5．5．1 寄存器和移位寄存器(Register and Shift Register)

5．5．2 计数器

*5．5．3 顺序脉冲发生器

*5．5．4 序列信号发生器

 *5．6 时序逻辑电路中的竞争一冒险现象

 *5．7 时序逻辑电路的VHDL描述

 本章小结

 习题五

第6章 脉冲信号的产生与整形

 6．1 概述

 6．2 时基集成电路的结构和工作原理

6．2．1 555时基电路的特点和封装

6．2．2 555时基电路的工作原理

6．2．3 双极型555和CMOS型555的性能比较

 6．3 施密特触发器

6．3．1 集成施密特触发器

6．3．2 用555定时器接成的施密特触发器

6．3．3 施密特触发器的应用

 6．4单稳态触发器

6．4．1用门电路组成的单稳态触发器

6．4．2集成单稳态触发器

6．4．3用555时基电路构成单稳态触发器

6．4．4单稳态触发器的应用

 6．5 多谐振荡器

6．5．1 对称式多谐振荡器

6．5．2 非对称式多谐振荡器

6．5．3 环形振荡器

6．5．4 用施密特触发器构成的多谐振荡器

6．5．5 石英晶体多谐振荡器

6．5．6 用555时基电路构成多谐振荡器

*6．5．7 压控振荡器

 本章小结

 习题六

第7章 半导体存储器

 7．1 概述

 7．2 只读存储器(ROM)

7．2．1 只读存储器的电路结构

7．2．2 掩模只读存储器

7．2．3 可编程只读存储器(PROM)

7．2．4 可擦除的可编程只读存储器(EPROM)

7．2．5 电信号擦除的可编程ROM(EEPROM)

7．2．6 快闪存储器(Flash Memory)

 7．3 随机存储器(RAM)

7．3．1 静态随机存储器(SRAM)

7．3．2 动态随机存储器(DRAM)

 7．4 存储器容量的扩展

7．4．1 位扩展方式

7．4．2 字扩展方式

 7．5 用存储器实现组合逻辑函数

 *7．6 存储器的VHDL描述

 本章小结

 习题七

第8章 可编程逻辑器件

 8．1 概述-

 8．2 可编程逻辑器件的基本结构和电路表示方法

8．2．1 可编程逻辑器件的基本结构

8．2．2 PLD电路的表示方法

 8．3 可编程阵列逻辑(PAL)

8．3．1基本的PAL电路

8．3．2带寄存器输出的PAL电路

8．3．3两种输出结构的PAL电路

8．3．4带异或输出的PAL电路

8．3．5运算选通反馈结构

8．3．6 PAL的应用举例

 8．4 可编程通用阵列逻辑(GAL)

8．4．1 GAL器件的基本结构

8．4．2 输出逻辑宏单元(OLMC)

8．4．3 GAL器件的结构控制字

8．4．4 输出逻辑宏单元(OLMC)的组态

8．4．5 GAL器件行地址映射图

 8．5复杂可编程逻辑器件(CPLD)

8．5．1 xC9500系列器件结构

8．5．2功能块FB

8．5．3宏单元

8．5．4乘积项分配器(Frr)

8．5．5 Fast CONNECT开关矩阵

8．5．6 输入/输出块(IOB)

8．5．7 JTAG边界扫描接口

 8．6 现场编程门阵列(FPGA)

8．6．1 FPGA的基本结构

8．6．2 可配置逻辑块(CLB)结构

8．6．3 输入/输出块(IOB)结构

8．6．4 FPGA的互连资源

 8．7 在系统可编程逻辑器件(IsP—PLD)

8．7．1 ispLSI的基本结构

8．7．2 通用逻辑块(GLB)

8．7．3 全局布线区GRP

8．7．4 输出布线区ORP

8．7．5 输入/输出单元

8．7．6 时钟网络

8．7．7 边界扫描

8．7．8用户电子标签(UES)和保密位

本章小结

习题八

第9章 数／模转换与模／数转换

 9．1 概述

 9．2 数/模转换器(DAC)

9．2．1 数/模转换器基本原理

9．2．2 数/模转换器的主要技术指标

9．2．3 集成DAC典型芯片

9．2．4 集成DAC的应用

 9．3模／数转换器(ADC)

9．3．1 模／数转换器基本原理

9．3．2 模／数转换器的主要技术指标

9．3．3 集成ADC典型芯片

9．3．4 集成ADC的应用

本章小结

习题九

参考文献