本书是“普通高等教育十一五国家级规划教材”之一，全书共分10个章节，主要对EDA技术与VHDL设计知识作了介绍，具体内容包括EDA技术概述、可编程逻辑器件基础、典型FPGA/CPLD的结构与配置、VHDL设计输入方式、VHDL基本语句与基本设计等。该书可供各大专院校作为教材使用，也可供从事相关工作的人员作为参考用书使用。

本书根据电子类课程课堂教学和实验要求，以提高学生的实践动手能力和工程设计能力为目的，对EDA技术和PLD设计的相关知识进行了系统和完整的介绍。全书共10章，主要内容包括：EDA技术概述、可编程逻辑器件基础、典型FPGA/CPLD的结构与配置、原理图与宏功能模块设计、VHDL设计输入方式、VHDL结构与要素、VHDL基本语句与基本设计、VHDL设计进阶、数字接口实例及分析、通信算法实例及分析等，附录内容为EDA实验系统简介，并提供电子课件和习题解答。本书内容新颖，技术先进，由浅入深，既有关于EDA技术、大规模可编程逻辑器件和VHDL硬件描述语言的系统介绍，又有丰富的设计应用实例。

本书可作为高等学校电子、通信、雷达、计算机应用、工业自动化、仪器仪表、信号与信息处理等学科本科生或研究生的EDA技术或数字系统设计课程的教材和实验指导书，也可作为相关科研人员的技术参考书。

第1章 EDA技术概述

 1.1 EDA技术及其发展历程

 1.2 EDA技术的特征和优势

1.2.1 EDA技术的基本特征

1.2.2 EDA技术的优势

 1.3 EDA设计的目标和流程

1.3.1 EDA技术的实现目标

1.3.2 EDA设计流程

1.3.3 数字集成电路的设计

1.3.4 模拟集成电路的设计

 1.4 EDA技术与ASIC设计

1.4.1 ASIC的特点与分类

1.4.2 ASIC的设计方法

1.4.3 SoC设计

 1.5 硬件描述语言

1.5.1 VHDL

1.5.2 Verilog HDL

1.5.3 ABEL-HDL

1.5.4 Verilog HDL和VHDL的比较

 1.6 EDA设计工具

1.6.1 EDA设计工具分类

1.6.2 EDA公司与工具介绍

 1.7 EDA技术的发展趋势

 习题1

第2章 可编程逻辑器件基础

 2.1 概述

2.1.1 可编程逻辑器件发展历程

2.1.2 可编程逻辑器件分类

2.1.3 可编程逻辑器件的优势

2.1.4 可编程逻辑器件的发展趋势

 2.2 PLD器件的基本结构

2.2.1 基本结构

2.2.2 电路符号

2.2.3 PROM

2.2.4 PLA

2.2.5 PAL

2.2.6 GAL

 2.3 CPLD/FPGA的结构特点

2.3.1 Lattice公司的CPLD/FPGA

2.3.2 Xilinx公司的CPLD/FPGA

2.3.3 Altera和Actel公司的CPLD/FPGA

2.3.4 CPLD和FPGA的异同

 2.4 可编程逻辑器件的基本资源

2.4.1 功能单元

2.4.2 输入一输出焊盘

2：4.3 布线资源

2.4.4 片内RAM

 2.5 可编程逻辑器件的编程器件

2.5.1 熔丝型开关

2.5.2 反熔丝型开关

2.5.3 浮栅编程器件

2.5.4 基于SRAIVl的编程器件

 2.6 可编程逻辑器件的设计与开发

2.6.1 CPLD/FPGA设计流程

2.6.2 CPLD/FPGA开发工具

2.6.3 CPLD/FPGA的应甩选择

 2.7 可编程逻辑器件的测试技术

2.7.1 边界扫描测试原理

2.7.2 IEEE 1149.1标准

2.7.3 边界扫描策略及相关工具

 习题2

第3章 典型FPGA/CPLD的结构与配置

 3.1 Strafix高端FPGA系列

3.1.1 Stratix器件

3.1.2 Stratix Ⅱ器件

 3.2 Cyclone低成本FPGA系列

3.2.1 Cyclone器件

3.2.2 Cyclone II器件

 3.3 ACEX 1K器件

 3.4 典型CPLD器件

3.4.I MAX Ⅱ器件

3.4.2 MAX 7000器件

 3.5 FPGA/CPLD的配置

3.5.1 CPLD器件的配置

3.5.2 FPGA器件的配置

 习题3

第4章 原理图与宏功能模块设计

 4.1 Quartus Ⅱ原理图设计

4.1.1 半加器原理图输入

4.1.2 半加器编译

4.1.3半加器仿真

4.1.4 全加器设计与仿真

 4.2 Quartus Ⅱ的优化设置

4.2.1 Setting设置

4.2.2 分析与综合设置

4.2.3 优化布局布线

4.2.4 使用设计助手检查设计可靠性

 4.3 Quartus Ⅱ的时序分析

4.3.1 时序设置与分析

4.3.2 时序逼近

 4.4 宏功能模块设计

4.4.1 Megafunctions库

4.4.2 Maxplus2库

4.4.3 Primitives库

 习题4

第5章 VHDL设计输入方式

 5.1 Quartus Ⅱ的VHDL输入设计

5.1.1 创建工程文件

5.1.2 编译

5.1.3 仿真

 5.2 Synplify Pro的VHDL输入设计

5.2.1 用Synplify Pro综合的过程

5.2.2 Synplify Pro与Quartus Ⅱ的接口

 5.3 Synplify的VHDL输入设计

 习题5

第6章 VHDL结构与要素

 6.1 实体

6.1.1 类属参数说明

6.1.2 端口说明

6.1.3 实体描述举例

 6.2 结构体

6.2.1 结构体的命名

6.2.2 结构体信号定义语句

6.2.3 结构体功能描述语句

6.2.4 结构体描述方法

 6.3 VHDL库

6.3.1 库的种类

6.3.2 库的用法

 6.4 VHDL程序包

6.4.1 程序包组成和格式

6.4.2 VHDL标准程序包

 6.5 配置

6.5.1 默认配置

6.5.2 结构体的配置

 6.6 VHDL文字规则

6.6.1 标识符

6.6.2 数字

6.6.3 字符串

 6.7 VHDL数据类型

6.7.1 预定义数据类型

6.7.2 自定义数据类型

6.7.3 用户自定义的子类型

6.7.4 数据类型的转换

 6.8 VHDL操作符

6.8.1 逻辑操作符

6.8.2 关系操作符

6.8.3 算术运算符

6.8.4 并置操作符

6.8.5 运算符重载

 6.9 数据对象

6.9.1 常量

6.9.2 变量

 习题6

第7章 VHDL基本语句与基本设计

 7.1 顺序语句

7.1.1 赋值语句

7.1.2 IF语句

7.1.3 CASE语句

7.1.4 LOOP语句

7.1.5 NEXT语句

7.1.6 EXIT语句

7.1.7 WAIT语句

7.1.8 子程序调用语句

 7.2 并行语句

7.2.1 并行信号赋值语句

7.2.2 进程语句

7.2.3 并行过程调用语句

7.2.4 元器件例化语句

7.2.5 生成语句

 7.3 VHDL组合逻辑电路设计

 7.4 VHDL时序逻辑电路设计

7.4.1 触发器

7.4.2 寄存器

7.4.3 计数器

7.4.4 分频器

 习题7

第8章 VHDL设计进阶

 8.1 VHDL行为描述方式

 8.2 VHDL结构化描述方式

 8.3 VHDL RTL描述方式

 8.4 有限状态机(FSM)设计

8.4.1 Moore和Mealy状态机的选择

8.4.2 有限状态机的描述方式

8.4.3 有限状态机的同步和复位

8.4.4 改进的Moore型有限状态机

8.4.5 小结

 习题8

第9章 数字接口实例及分析

 9.1 ST-BUS总线接口设计

9.1.1 ST-BUS总线时序关系

9.1.2 ST-BUS总线接口实例

 9.2 数字复接分接接口技术及设计

9.2.1 数字复接分接接口技术原理

9.2.2 同步数字复接分接接口设计实例

 9.3 I2C接口设计

9.3.1 I2C总线工作原理

9.3.2 I2C总线接口设计实例

 9.4 Uart控制器设计

9.4.1 Uart控制器原理

9.4.2 Uart控制器部分模块代码

 习题9

第10章 通信算法实例及分析

 10.1 伪随机序列的产生、检测设计

10.1.1 m序列的产生

10.1.2 m序列的性质

10.1.3 m序列发生器的VHDL设计

10.1.4 m序列检测电路的VHDL设计

 10.2 比特同步设计

10.2.1 锁相功能的自同步法原理

10.2.2 锁相比特同步的EDA实现方法

 10.3 基带差分编码设计

10.3.1 PSK调制和差分编码原理

10.3.2 PSK差分编码设计

 10.4 FIR滤波器设计

10.4.1 FIR滤波器简介

10.4.2 使用MATLAB设计FIR滤波器

10.4.3 FIR滤波器的FPGA普通设计

10.4.4 FIR滤波器的并行FPGA优化设计

 习题10

附录A EDA实验系统简介

参考文献