本书是作者在以前版本的基础上进行了全面改写修订而成。首先开发工具选择以Quartus Ⅱ、Synplify Pro／Synplify软件为主，去掉了MAX+Plus Ⅱ软件的内容；增加了宏功能模块设计的有关内容；设计语言在Verilog-1995的基础上，对Verilog-2001、Verilog-2002两个标准也做了系统介绍；对FPGA／CPLD器件做了更新；同时增加了更多典型的数字设计实例。本书的所有实例均在附录中的实验平台上进行了验证，并尽量给出程序综合与仿真的结果，以便对照，并有助于建立语言描述和硬件电路的映射关系。读者也可以将这些设计移植到其他软件平台。

本书系统介绍EDA与FPGA设计技术，主要内容包括EDA设计流程与典型设计工具、FPGA／CPLD器件、Verilog硬件描述语言等。本书以Quartus Ⅱ、Synplify Pro／Synplify软件为平台，以Verilog-1995和Verilog-2001为语言标准，以可综合的设计为重点，以大量经过验证的数字设计实例为依据，系统地阐述了EDA设计方法与设计技术，深入讨论了设计优化的问题。

本书的特点是：着眼于实用，紧密联系教学实际，实例丰富。全书深入浅出，概念清晰，语言流畅。本书可作为电子、通信、信息、测控、电路与系统等专业高年级本科生和研究生的教学用书，也可供从事电路设计和系统开发的工程技术人员阅读参考。

第1章 EDA技术概述

第2章 PLD器件

第3章 典型FPGA／CPLD的结构和编程配置

第4章 Quartus Ⅱ集成开发工具

第5章 Verilog初步设计

第6章 Verilog设计进阶

第7章 Verilog设计的层次与风格

第8章 宏功能模块设计

第9章 Verilog数字电路设计

第10章 设计的优化

第11章 仿真

第12章 Verilog语言的发展

第13章 数字设计实例

附录A 有关术语与缩略语

附录B Verilog HDL(IEEE Std 1364-1995)关键字

附录C Verilog HDL(IEEE Std 1364-2001)关键字

附录D Quartus Ⅱ支持的Verilog结构

附录E Synplify Pro／Synplify可综合的Verilog结构

附录F EDA实验系统简介

参考文献