本书以Quartus Prime软件为开发平台，结合VHDL与友晶科技教育平台DE2-115编写而成，对于基于VHDL和Quartus Prime开发的可编程逻辑器件进行了详细介绍。本书针对电子信息类学生的特点，以入门-基础-理论-实践为主线组织内容，书中力求理论与实践相结合，更加注重实用性。书中大量实例都围绕基本数字电路的VHDL描述、数据采集与处理、基本算法和数字信号处理与数字通信技术展开，有作者独到的见解。本书可作为电子信息工程、通信工程、电子科学与技术等电子信息类专业学生的教材和教师参考用书，也适合作为可编程逻辑器件开发的初学者和数字系统设计工程师的培训参考书。

孙延鹏：沈阳航空航天大学教授。辽宁省高校很好青年骨干教师，电子信息工程重量特色专业负责人，辽宁省遥感应用协会常务理事。主要研究方向为电磁兼容、航空电子信息系统、雷达信号处理和嵌入式系统应用。主编EDA类教材两部，其中辽宁省规划教材一部发表论文40余篇，其中被SCI、EI、ISTP收录30余篇。

章EDA技术概述1
1.1ASIC综述1
1.2电子设计自动化技术3
1.2.1EDA技术发展历程3
1.2.2EDA技术主要内容5
1.2.3可编程逻辑器件5
1.2.4软件开发工具6
1.2.5输入方式7
1.2.6相关厂商概述7
1.3数字系统的设计方法8
1.3.1Top-Down设计方法8
1.3.2数字系统设计的一般步骤9
1.3.3IP核介绍9
1.4EDA技术的发展趋势11
1.4.1可编程器件的发展趋势11
1.4.2开发工具的发展趋势11
1.4.3输入方式的发展趋势12
1.5本章小结13
第2章CPLD/FPGA结构14
2.1可编程逻辑器件的基本结构及分类15
2.1.1基本结构15
2.1.2PLD器件的分类16
2.2低密度可编程逻辑器件20
2.3Intel公司的CPLD24
2.3.1MAX 3000A器件25
2.3.2MAXⅡ器件30
2.4Intel公司的FPGA40
2.4.1FPGA的优势41
2.4.2Intel公司的FPGA器件的结构特点41
2.5Intel公司CPLD/FPGA编程和配置59
2.5.1Intel公司的USB-Blaster下载电缆59
2.5.2使用USB-Blaster电缆时的三种配置模式61
2.5.3采用Intel公司的芯片进行配置65
2.6本章小结66
第3章Quartus Prime软件设计67
3.1使用Quartus Prime进行图形化设计70
3.1.1创建工作库71
3.1.2利用工程向导创建工程71
3.1.3图形设计输入75
3.1.4项目编译76
3.1.5时序仿真81
3.2使用Quartus Prime进行VHDL设计83
3.2.1VHDL文本输入84
3.2.2ModelSim-Altera介绍85
3.2.3TestBench编写85
3.2.4调用ModelSim-Altera RTL仿真88
3.2.5调用ModelSim-Altera门级仿真90
3.2.6引脚分配91
3.2.7分析与综合92
3.2.8布局与布线92
3.2.9器件编程92
3.3Quartus Prime的IP使用94
3.4SignalTapⅡ逻辑分析仪的应用98
3.5本章小结101
第4章VHDL基础102
4.1VHDL概述102
4.1.1VHDL的起源102
4.1.2VHDL的特点102
4.2VHDL的基本结构103
4.2.1库103
4.2.2程序包105
4.2.3实体108
4.2.4结构体110
4.2.5配置112
4.3VHDL的数据及文字规则113
4.3.1VHDL文字规则113
4.3.2VHDL数据对象115
4.3.3VHDL数据类型118
4.3.4VHDL类型转换124
4.4VHDL操作符127
4.4.1操作符种类127
4.4.2操作符的优先级128
4.4.3逻辑操作符128
4.4.4关系操作符128
4.4.5算术操作符129
4.5VHDL顺序语句130
4.5.1赋值语句131
4.5.2流程控制语句133
4.5.3WAIT等待语句137
4.5.4子程序调用语句138
4.5.5返回语句140
4.5.6空操作语句140
4.5.7其他顺序语句141
4.6VHDL并行语句142
4.6.1块语句143
4.6.2进程语句145
4.6.3并行过程调用语句148
4.6.4并行信号赋值语句149
4.6.5元件例化语句151
4.6.6生成语句153
4.7有限状态机的设计155
4.7.1一般有限状态机的设计156
4.7.2Moore型有限状态机的设计157
4.7.3Mealy型有限状态机的设计159
4.8VHDL TestBench160
4.8.1TestBench结构161
4.8.2常用激励信号的产生166
4.9本章小结167
第5章CPLD/FPGA应用实践168
5.1常用组合逻辑电路的描述168
5.1.1非门电路的设计168
5.1.2其他基本门电路的设计169
5.2基本时序逻辑电路的VHDL描述171
5.2.1D触发器的设计171
5.2.2T触发器的设计171
5.2.3JK触发器的设计172
5.2.4串行移位寄存器的设计173
5.2.5分频电路的设计174
5.3常用算法VHDL实现175
5.3.1流水线加法器的设计175
5.3.28位乘法器的设计177
5.3.34抽头直接FIR滤波器的设计179
5.3.4IIR数字滤波器的设计180
5.4TestBench中随机数的设计184
5.5二进制频移键控调制与解调的VHDL实现186
5.5.1FSK调制的VHDL实现186
5.5.2FSK信号解调的VHDL实现188
5.6基于DDS信号发生器的设计189
5.6.1DDS设计及原理189
5.6.2FPGA内部的DDS模块的设计与实现190
5.6.3仿真结果及说明194
5.7SD卡驱动器设计195
5.7.1SD卡电路结构195
5.7.2SD卡命令197
5.7.3SD卡数据读取流程198
5.7.4SD卡数据读取代码说明199
5.8SDRAM控制器设计208
5.8.1SDRAM引脚、命令和模式寄存器介绍209
5.8.2SDRAM初始化211
5.8.3SDRAM读写操作214
5.8.4SDRAM自动刷新时序220
5.8.5SDRAM控制器222
5.9利用VGA接口显示SD卡图像数据227
5.10本章小结229
第6章DE-115平台数字系统设计练习230
6.13线/8线译码器实验230
6.1.1实验目的230
6.1.2实验说明230
6.1.3实验要求231
6.1.4总结报告要求231
6.2BCD/七段显示译码器实验231
6.2.1实验目的231
6.2.2实验说明231
6.2.3实验要求232
6.2.4总结报告要求232
6.3模拟74LS160计数器实验233
6.3.1实验目的233
6.3.2实验说明233
6.3.3实验要求233
6.3.4总结报告要求233
6.4多路彩灯控制器的设计234
6.4.1实验目的234
6.4.2实验说明235
6.4.3实验要求235
6.4.4总结报告要求236
6.5分频器的设计236
6.5.1实验目的236
6.5.2实验说明237
6.5.3实验要求237
6.5.4总结报告要求237
6.6数字频率计的设计238
6.6.1实验目的238
6.6.2实验说明239
6.6.3实验要求239
6.6.4总结报告要求239
6.7数字钟的设计241
6.7.1实验目的241
6.7.2实验说明241
6.7.3实验要求242
6.7.4总结报告要求242
6.8正弦信号发生器243
6.8.1实验目的243
6.8.2实验说明244
6.8.3任意频率信号发生器的实现原理245
6.8.4实验要求246
6.8.5总结报告要求246
6.9数字电压表的设计247
6.9.1实验目的247
6.9.2实验原理247
6.9.3实验要求249
6.9.4总结报告要求249
6.10LCD1602控制器的设计250
6.10.1实验目的250
6.10.2实验原理251
6.10.3实验要求254
6.10.4总结报告要求255
6.11UART控制器的设计255
6.11.1实验目的255
6.11.2实验原理255
6.11.3实验要求257
6.11.4总结报告要求257
6.12VGA控制器的设计259
6.12.1实验目的259
6.12.2实验原理259
6.12.3实验要求262
6.12.4总结报告要求262
6.13本章小结263
第7章DE2-115开发平台264
7.1DE2-115平台介绍264
7.2DE2-115主要应用电路介绍265
7.2.1FPGA芯片配置265
7.2.2按钮和拨动开关的使用266
7.2.3LED的使用268
7.2.4七段数码管的使用269
7.2.5时钟电路的使用270
7.2.6LCD模块的使用270
7.2.7VGA的使用271
7.2.824bit音频编解码芯片的使用272
7.2.9RS232串口的使用273
7.2.10PS2的使用273
7.2.11千兆以太网的使用274
7.2.12TV解码器的使用276
7.2.13USB的使用277
7.2.14IR模块的使用278
7.2.15SRAM模块的使用279
7.2.16SDRAM的使用280
7.2.17Flash的使用282
7.2.18E2PROM的使用284
7.2.19SD卡的使用284
7.2.20GPIO的使用285
7.3本章小结287
参考文献288