绪论
0.1 关于Verilog HDL
0.2 关于EDA
第1章 Verilog HDL的基本结构与
描述方式
1.1 基本结构
1.2 描述方式
1.2.1 数据流描述方式
1.2.2 行为描述方式
1.2.3 结构化描述方式
1.2.4 混合描述方式
思考与习题
第2章 VeriIog HDL的基本要素
2.1 标识符（identifier）
2.2 格式与注释
2.3 数据
2.3.1 常量
2.3.2 变量
2.3.3 Verilog HDL四种基本的值
2.4 数据类型
2.4.1 线网类型
2.4.2 寄存器类型
2.5 操作符
2.6 系统函数和系统任务
2.7 编译预处理指令
思考与习题
第3章 Verilog HDL的基本语句
3.1 赋值语句
3.1.1 连续赋值语句和过程赋值语句
3.1.2 阻塞赋值语句和非阻塞赋值语句
3.2 块语句
3.2.1 顺序块语句
3.2.2 并行块语句
3.3 条件语句
3.3.1 ifelse语句
3.3.2 case语句
3.3.3 条件操作符构成的语句
3.4 循环语句
3.4.1 forever循环语句
3.4.2 repeat循环
3.4.3 while循环
3.4.4 for循环
3.5 结构说明语句
3.5.1 task（任务）
3.5.2 function（函数）
3.6 行为描述语句
3.6.1 initial语句
3.6.2 always语句
3.7 内置门语句
3.7.1 多输入门
3.7.2 多输出门
3.7.3 使能门
3.7.4 上拉和下拉
3.8 内置开关语句
3.8.1 mos开关
3.8.2 cmos开关
3.8.3 pass开关
3.8.4 pass en开关
3.9 用户定义原语UDF
3.9.1 UDP的结构
3.9.2 uDP的实例化应用
3.9.3 组合电路UDP举例
3.9.4 时序电路UDP举例
3.10 force强迫赋信语句
3.11 specify延迟说明块
3.12 关于Verilog-2001新增的一些特性
3.13 关于Verilog-2005
思考与习题
第4章 组合电路设计
4.1 简单组合电路设计
4.1.1 表决电路
4.1.2 码制转换电路
4.1.3 比较器
4.1.4 译码器
4.2 复杂组合电路设计
4.2.1 多位比较器
4.2.2 多人表决器
4.2.3 8选1数据选择器
4.2.4 一位全加（减）器
4.2.5 4位减法、加法器
4.2.6 3位、8位二进制乘法器设计
思考与习题
第5章 时序电路设计
5.1 简单时序电路设计
5.1.1 基本D触发器
5.1.2 带异步清0、异步置1的D触发器
5.1.3 带异步清0、异步置1的JK触发器
5.1.4 锁存器和寄存器
5.2 复杂时序电路设计
5.2.1 自由风格设计
5.2.2 有限状态机FSM
5.3 时序电路设计中的同步与异步
思考与习题
第6章 仿真测试程序设计
6.1 用Verilog HDL设计仿真测试程序
6.1.1 七段数码管译码器测试模块
6.1.2 分频器测试模块
6.1.3 阻塞赋值与非阻塞赋值的测试模块
6.1.4 序列检测器测试模块
6.1.5 关于WARNING
6.1.6 关于测试模块及其基本结构
6.2 用ABEL-HDL设计仿真测试向量
6.2.1 ABEL-HDL测试向量
6.2.2 七段数码管译码器测试向量
6.2.3 4位加法器测试向量
6.2.4 序列检测器测试向量
6.2.5 变模计数器测试向量
6.3 Altera公司的Quartus II波形仿真
思考与习题
第7章 组合电路设计实例
7.1 编码器
7.2 译码器
7.3 数据选择器
7.4 数据分配器
7.5 数值比较器
7.6 通过EPM240开发板验证
组合电路
思考与习题
第8章 时序电路设计实例
8.1 序列检测器
8.2 脉冲分配器
8.3 8路抢答器
8.4 数字跑表
8.5 交通灯控制系统
8.6 以2递增的变模计数器
8.7 定时器的Verilog编程实现
8.8 ATM信元的接收及空信元的检测系统
8.9 点阵汉字显示系统
8.10 通过EPM240开发板验证的几个时序电路
8.10.1 8个发光二极管按8位计数器规律循环显示
8.10.2 第1个数码管动态显示0～7
8.10.3 4个数码管显示3210
8.10.4 一段音乐演奏程序设计
思考与习题
第9章 EDA开发软件
9.1 Xilinx公司的EDA开发软件
9.1.1 Xilinx ISE Design Suite 13
9.1.2 Xilinx ISEl3应用举例
9.2 Lattice公司的EDA开发软件
9.2.1 ispDesignEXPERT应用
9.2.2 ispDesignEXPERT应用举例
9.2.3 ispLEVER Classic应用
9.2.4 ispLEVER Classic应用实例
9.2.5 Lattice Diamond简介
9.3 Altera公司的EDA开发软件
9.3.1 Quartus II简介
9.3.2 Quartus II 9.0基本操作应用
9.4 EDA开发软件和Modelsim的区别
思考与习题
附录1 Verilog关键字
附录2 Nexys3 Digilent技术支持
附录3 Nexys3开发板
附录4 EPM240T1 00C5开发板
参考文献

刘靳、刘笃仁编著的《Verilog程序设计与EDA（第2版）》除绪论外共分9章，主要内容包括：Verilog HDL的基本结构与描述方式、Verilo HDL的基本要素、Verilog HDL的基本语句、组合电路设计、时序电路设计、仿真测试程序设计、组合电路设计实例、时序电路设计实例、EDA开发软件等。书中选用了相当数量的例题、实例，便于读者联系实际，举一反三，学习运用。
本书可作为高等学校通信、电子工程、自动控制、工业自动化、检测技术及电子技术应用等相关电类专业本科和专科生Verilog HDL、EDA课程的教材和教学参考书，也可作为相关工程技术人员的学习参考书。