本书从PFGA理论入手，讲述了开发工具Niso II的基础，最后结合UP-SOPC2000教学试验平台开发了一套完整的实践体系。内容包括FPGA/CPLD开发基础，Altera FPGA/CPLD的结构，Quartus II的基本应用，Quartus II辅助设计工具的应用，ModelSim SE的基本应用，Nios II处理器，Avalon总线规范，Nios II系统开发设计基础，Nios II系统设计基础开发实例，Nios II系统设计综合提高实例，基于嵌入式操作系统的Nios II系统设计与应用等。

本书介绍了使用Altera公司SOPC Builder、Nios II IDE等软件建立以Nios II处理器为核心的嵌入式系统的方法以及Nios II的高级使用技巧。内容包括FPGA/CPLD开发基础，Altera FPGA/CPLD的结构，Quartus II的基本应用，Quartus II辅助设计工具的应用，ModelSim SE的基本应用，Nios II处理器，Avalon总线规范，Nios II系统开发设计基础，Nios II系统设计基础开发实例，Nios II系统设计综合提高实例，基于嵌入式操作系统的Nios II系统设计与应用等。

本书适合高等院校相关专业的本科高年级、研究生以及SOPC技术应用开发人员阅读参考。

第一部 分芯片器件与开发工具

第1章 FPGA/CPLD开发基础

 1.1 FPGA/CPLD概述

1.1.1 FPGA/CPLD与EDA、ASIC技术

1.1.2 FPGA/CPLD与SOPC/SOC

1.2 FPGA/CPLD硬件体系结构

1.2.1 FPGA体系结构

1.2.2 CPLD体系结构

1.2.3 FPGA和CPLD的比较

 1.3 FPGA/CPLD的开发流程

 1.4 FPGA/CPLD的常用开发工具

第2章 Altera FPGA/CPLD的结构

 2.1 Altera高密度FPGA

 2.2 Altera低成本FPGA

2.2.1 主流低成本FPGA——Cyclone

2.2.2 新一代低成本FPGA——CycloneII

第3章 Quartus II的基本应用

 3.1 Quartus II软件的用户界面

 3.2 设计输入

 3.3 综合

 3.4 布局布线

 3.5 仿真

 3.6 编程与配置

第4章 Quartus II辅助设计工具的应用

 4.1 定制元件工具MegaWizard PlugIn Manager的使用

4.1.1 IP核简介

4.1.2 基本宏单元的定制

 4.2 RTL阅读器

4.2.1 JRTL阅读器简介

4.2.2 RTL阅读器用户界面

4.2.3 原理图的分页和模块层次的切换

4.2.4 使用RTL阅读器分析设计中的问题

 4.3 SignalTapII逻辑分析器

 4.4 时序收敛平面布局规划器(Timing Closure Floorplan)

4.4.1 使用Timing Closure Floorplan分析设计

4.4.2 使用Timing Closure Floorplan优化设计

 4.5 Chip Editor底层编辑器

4.5.1 Chip Editor功能简介

4.5.2 使用Chip Editor的设计流程

4.5.3 Chip Editor视图

4.5.4 资源特性编辑器

4.5.5 Chip Editor一般应用

 4.6 时钟管理

4.6.1 时序问题

4.6.2 锁相环应用

 4.7 片外高速存储器

 4.8 时序约束与时序分析

 4.9 设计优化

第5章 ModelSim SE的基本应用

 5.1 基本仿真

5.1.1 仿真基本流程

5.1.2 创建工作设计库

5.1.3 编译设计源文件

5.1.4 装载设计单元到仿真器

5.1.5 运行仿真器

5.1.6 在源代码中设置断点单步运行

 5.2 ModelSim SE工程

5.2.1 创建新工程

5.2.2 编译源文件到工作库和装载设计到仿真器中

5.2.3 用文件夹方式组织工程

5.2.4 添加仿真器配置文件到工程中

 5.3 波形分析

第二部分 Nios II理论基础

第6章 Nio II处理器

 6.1 Nios II处理器系统简介

 6.2 Nios II处理器体系结构

6.2.1 处理器体系结构简介

6.2.2 处理器的实现

6.2.3 寄存器文件

6.2.4 算术逻辑单元

6.2.5 异常和中断的控制

6.2.6 存储器与I/O组织

6.2.7 硬件辅助调试模块

 6.3 Nios II内核的三种类型

6.3.1 Nios II/f核

6.3.2 Nios II/s核

6.3.3 Nios II/e核

 6.4 Nios II内核在SOPC Builder中的实现

6.4.1 Nios II核的选择

6.4.2 缓存与紧耦合存储器的设置

6.4.3 JTAG调试模块级别的选择

6.4.4 用户指令接口

第7章 Avalon总线规范

 7.1 概述

 7.2 术语和概念

 7.3 Avalon总线传输

7.3.1 主端口接口与从端口接口

7.3.2 Avalon总线时序

7.3.3 Avalon总线信号

 7.4 Avalon从端口传输

7.4.1 从传输的Avalon总线信号

7.4.2 Avalon总线上的从端口读传输

7.4.3 在Avalon总线上的从端口写传输

 7.5 Avalon主端口传输

7.5.1 主传输的Avalon信号

7.5.2 Avalon总线上的基本主端口读传输

7.5.3 Avalon总线上的基本主端口写传输

 7.6 高级Avalon总线传输

7.6.1 流传输模式

7.6.2 Avalon总线控制信号

 7.7 片外设备与Avalon总线接口

7.7.1 从传输的Avalon三态信号

7.7.2 无延迟的Avalon三态从端口读传输

7.7.3 Avalon三态从端口写传输

第8章 Nios II系统开发设计基础

 8.1 Nios II系统设计开发流程概述

 8.2 SOPC Builder进行硬件开发

8.2.1 SOPC Builder简介

8.2.2 SOPC Builder开发流程

8.2.3 用户自定义组件创建与使用

 8.3 Nios II IDE软件开发

8.3.1 Nios II IDE简介

8.3.2 Nios II IDE开发流程

8.3.3 HAL系统库

8.3.4 高级编程

第三部分 Nios II实践开发

第9章 Nios II系统设计基础开发实例初级篇

 9.1 Hello_world实验

9.1.1 实验目的

9.1.2 实验内容

9.1.3 实验步骤

 9.2 LED实验

9.2.1 实验目的

9.2.2 实验内容

9.2.3 实验步骤

 9.3 基于Nios II的UART串口实验

9.3.1 实验目的

9.3.2 实验内容

9.3.3 实验步骤

 9.4 PIO实验

9.4.1 实验目的

9.4.2 实验内容

9.4.3 实验步骤

第10章 Nios II系统设计综合提高实例中级篇

 10.1 Flash存储器实验

10.1.1 实验目的

10.1.2 实验内容

10.1.3 实验步骤

 10.2 SSRAM和SDRAM存储器实验

10.2.1 实验目的

10.2.2 实验内容

10.2.3 实验步骤

 10.3 DMA实验

10.3.1 实验目的

10.3.2 实验内容

10.3.3 实验原理

10.3.4 实验步骤

 10.4 VGA实验

10.4.1 实验目的

10.4.2 实验内容

10.4.3 实验步骤

 10.5 Nios II自定义指令实验

10.5.1 实验目的

10.5.2 实验内容

10.5.3 实验原理

10.5.4 实验步骤

第11章 基于嵌入式操作系统的Nios II系统设计与应用高级篇

 11.1 Hello μC/OS-II实验

11.1.1 实验目的

11.1.2 实验内容

11.1.3 实验步骤

 11.2 基于μC/OS-II的TCP/IP Socket Server实验

11.2.1 实验目的

11.2.2 实验内容

11.2.3 实验步骤

 11.3 μClinux内核与根文件系统的移植及Flash在μClinux下的使用实验

11.3.1 实验目的

11.3.2 实验内容

11.3.3 实验步骤

11.3.4 Linux简介

 11.4 μClinux下应用程序的建立与使用实验

11.4.1 实验目的

11.4.2 实验内容

11.4.3 实验步骤

 11.5 μClinux下Ethernet通信实验

11.5.1 实验目的

11.5.2 实验内容

11.5.3 实验步骤

 11.6 μClinux下USB接口实验

11.6.1 实验目的

11.6.2 实验内容

11.6.3 实验步骤

参考文献