本书从VHDL语言的功能特性出发，介绍了VHDL语言的组成元素、描述风格、建模特征、测试平台的设计技巧等，并详细地给出了一些经过作者验证的实例来帮助读者更好地学习。本书最大的特点是：读者除了最好能够具备一些高级编程语言(女NC、Pascal等)的知识外，不需具备VHDL语言的任何先验知识；读者对象主要是对VHDL语言感兴趣的软件和硬件设计师，而对软件和硬件方面没有特别的侧重和要求。本书的目的在于向广大的电子设计人员介绍VHDL语言的基本知识和使用它来设计数字系统硬件电路的方法，从而使设计者摆脱传统的人工设计方法的约束，使数字系统的设计水平上升到一个新的阶段。本书适合作为计算机科学及其相关专业的教材或参考书，也可供工程技术人员参考。

本书从VHDL语言的功能特性出发，介绍了VHDL语言的组成元素、描述风格、建模特征、测试平台的设计技巧等，并详细给出了一些经过作者验证的实例。本书的目的在于向广大的电子设计人员介绍VHDL语言的基本知识和使用它来设计数字系统硬件电路的方法，从而使设计者摆脱传统的人工设计方法的约束，使数字系统的设计水平上升到一个新的阶段。

本书适合作为计算机科学及其相关专业的教材或参考书，也可供工程技术人员参考。

译者序

第3版前言

第2版前言

第1版前言

第1章 概述

 1．1 什么是VHDL

 1．2 历史

 1．3 功能

 1．4 硬件抽象

第2章 教程

 2．1 基本术语

 2．2 实体声明

 2．3 结构体

 2．4 配置声明

 2．5 程序包声明

 2．6 程序包体

 2．7 模型分析

 2．8 仿真

第3章 基本语言要素

 3．1 标识符

 3．2 数据对象

 3．3 数据类型

 3．4 操作符

第4章 行为模型

 4．1 实体声明

 4．2 结构体

 4．3 进程语句

 4．4 变量赋值语句

 4．5 信号赋值语句

 4．6 wait语句

 4．7 if语句

 4．8 case语句

 4．9 null语句

 4．10 loop语句

 4．11 exit语句

 4．12 next语句

 4．13 assertion语句

 4．14 report语句

 4．15 更多关于信号赋值的语句

 4．16 其他顺序语句

 4．17 多进程

 4．18 延迟进程

第5章 数据流建模

 5．1 并行信号赋值语句

 5．2 并行与顺序信号赋值

 5．3 修正的delta延迟

 5．4 多驱动器

 5．5 条件信号赋值语句

 5．6 选定信号赋值语句

 5．7 UNAFFECTED值

 5．8 块语句

 5．9 并行断言语句

 5．10 信号值

第6章 结构建模

 6．1 例子

 6．2 元件声明

 6．3 元件例化

 6．4 其他例子

 6．5 解出信号值

第7章 类属与配置

 7．1 类属

 7．2 为什么要用配置

 7．3 配置说明

 7．4 配置声明

 7．5 默认规则

 7．6 转换函数

 7．7 直接例化

 7．8 渐近式绑定

第8章 子程序和重载

 8．1 子程序

 8．2 子程序重载

 8．3 操作符重载

 8．4 签名

 8．5 参数的默认值

第9章 程序包和库

 9．1 程序包声明

 9．2 程序包体

 9．3 设计文件

 9．4 设计库

 9．5 分析顺序

 9．6 隐式可见

 9．7 显式可见

第10章 高级特性

 10．1 实体语句

 10．2 生成语句

 10．3 别名

 10．4 限定表达式

 10．5 类型转换

 10．6 保护信号

 10．7 属性

 10．8 聚合体目标

 10．9 更多关于块的语句

 10．10 共享变量

 10．11 组

 10．12 更多关于端口的内容

第11章 模型仿真

 11．1 仿真

 11．2 写测试平台

 11．3 实数、整数转化为时间类型

 11．4 将结果转储到文本文件

 11．5 从文本文件中读取向量

 11．6 测试平台实例

 11．7 存储器的初始化

 11．8 可变文件名

第12章 硬件建模实例

 12．1 实体接口建模

 12．2 简单元素的建模

 12．3 建模的不同风格

 12．4 常规结构的建模

 12．5 延迟的建模

 12．6 条件操作的建模

 12．7 同步逻辑的建模

 12．8 状态机建模

 12．9 交互式状态机

 12．10 Moore FSM的建模

 12．11 Mealy FSM的建模

 12．12 类属优先编码器

 12．13 简化的“21点”程序

 12．14 时钟分频器

 12．15 类属二进制乘法器

 12．16 脉冲计数器

 12．17 桶形移位器

 12．18 设计的层次

附录A 预定义的环境

附录B 语法参考

附录C 一个程序包的实例

附录D VHDL版本变化内容总结

附录E STD-LOGIC-1l64程序包

附录F 一个有用的程序包

参考文献

索引