本书以Xilinx Zynq-7000系列FPGA为平台，以Verilog HDL和C/C++语言为基础，结合作者多年的教学经验，系统介绍了FPGA基础知识及Zynq架构、Verilog HDL语法规则、组合/时序逻辑电路一般设计方法、数字逻辑电路HDL设计、Zynq SoC嵌人式开发及Vitis HLS使用方法等内容。全书以PYNQ-Z2开发板为硬件平台，以Vivado、Vitis和Vitis HLS为开发工具，由浅人深、循序渐进，通过多个精心设计的实际案例讲解，让读者逐步掌握基于HDL的FPGA设计、Zynq SoC嵌入式开发以及Vitis HLS IP生成与优化等FPGA设计与开发主流方法。
本书以实例为主线，注重理论与实践相结合，可以作为高等院校通信工程、自动化控制工程、电子工程及其他相近专业的教材，也可作为FPGA爱好者的参考用书

1FPGA硬件平台概述
1.1FPGA介绍
1.1.1FPGA搭本结构
1.1.2现代FPGA基本逻辑单元
1.2Zynq介绍
1.2.1Zynq架构简介
1.2.2Zynq PS简介
1.3PYNQ-2简介
2Verilog HDL语法基础
2.1VVerilog HDL概述
2.1.Verilog HDL与C语言的区别
2.1.2VVerilog HDL与HDL的区别
2.1.3Verilog HDL与VHDL的共同特点
2.2Verilog HDL的关键字和标识符
2.2.1关建字
2.2.2标识符
2.3Verilog HDL基本结构
2.3.1Verilog HDL模块结构示例
……