本书根据EDA课程教学要求，以提高数字系统设计能力为目标，介绍数字逻辑设计和Verilog HDL建模的基础知识。
全书以Quartus Prime 18.1和ModelSim 10.5b软件为工具，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的Verilog设计为重点，通过各种设计示例阐述数字系统设计的方法与技术，由浅人深地介绍Verilog工程开发的知识与技能。本书不仅注重基础知识的介绍，而且力求向读者系统地讲解Verilog HDL在数字系统设计方面的实际应用。
本书可用作高等学校电气信息类专业的本、专科学生参加全国大学生电子设计竞赛的教材或教学参考书，也可以作为学习EDA技术、数字系统设计或电子技术的参考书。

罗杰，华中科技大学电子信息与通信学院教授，国家精品课程“电子线路设计与测试”课程组负责人之一，全国大学生电子设计竞赛湖北赛区专家组专家，华中地区高等学校EDA/SOPC研究会理事。主要从事电子技术和EDA技术的教学与科研工作，讲授课程包括：模拟电子技术基础、数字电路与逻辑设计、数字ASIC设计、微机原理与接口技术、电子线路设计与测试等。研究方向主要涉及现代EDA技术，嵌入式系统开发与应用，弱信号检测与处理技术等方向。此外，作者还出版了多本获奖教材，在高校师生中深受欢迎。

前言
第1版前言
教学建议
第一篇 数字系统基础
第1章 数字逻辑设计基础
本章目的
1.1 数制及其相互转换
1.1.1 数制
1.1.2 不同进制数的相互转换
1.2 二进制代码
1.2.1 二-十进制编码
1.2.2 格雷码
1.2.3 奇偶校验码
1.2.4 ASCII字符编码
1.3 逻辑运算及逻辑门
1.3.1 基本逻辑运算
1.3.2 常用复合逻辑运算
1.3.3 集成逻辑门电路简介
1.3.4 三态门
1.4 逻辑代数的基本公式和规则
1.4.1 逻辑代数的基本定律和恒等式
1.4.2 逻辑代数的基本规则
1.4.3 逻辑函数表达式的形式
1.5 逻辑函数的代数化简法
1.6 逻辑函数的卡诺图化简法
1.6.1 逻辑函数的最小项及其性质
1.6.2 逻辑函数的最小项表达式
1.6.3 用卡诺图表示逻辑函数
1.6.4 用卡诺图化简逻辑函数
1.6.5 用卡诺图化简含无关项的逻辑函数
1.7 组合逻辑电路设计
1.7.1 设计组合逻辑电路的一般步骤
1.7.2 组合逻辑电路设计举例
小结
习题
第2章 Verilog HDL入门与功能仿真
本章目的
2.1 硬件描述语言简介
2.1.1 硬件描述语言的起源
2.1.2 硬件描述语言的特点
2.2 Verilog HDL程序的基本结构
2.2.1 Verilog HDL模块组成
2.2.2 Verilog HDL模块举例
2.3 编写测试模块
2.4 ModelSim仿真软件的使用
2.4.1 创建工作目录
2.4.2 输入源文件
2.4.3 建立工作库
2.4.4 编译设计文件
……
第3章 组合逻辑电路建模
第4章 时序逻辑电路建模
第5章 有限状态机设计
第6章 可编程逻辑器件
第二篇 数字系统设计实践
第7章 FPGA开发工具的使用
第8章 数字电路与系统的设计实践
第9章 VGA接口控制器的设计
第10章 静态时序分析工具TimeQuest的使用
第三篇 可编程片上系统
第11章 可编程片上系统入门
第12章 自定义IP组件设计
附录A DE2-115开发板引脚配置信息
参考文献