![]()
内容推荐 《集成电路认证:硬件木马与伪芯片检测》详细分析了这两个具挑战的安全问题,并给出了面向实际应用的综合集成电路认证方案。硬件木马是对集成电路设计特性进行的恶意修改,可以造成系统失效或秘密信息泄露。伪芯片是指不符合原始设计规范要求的非授权产品,它降低了系统的可靠性,减少了原创公司的研发收益。 目录 第1章引言 1.1硬件安全与信任 1.2硬件木马 1.3木马检测方法 1.4伪造IC 参考文献 第2章硬件木马检测:非可信的第三方IP核 2.1第三方数字IP核中的硬件木马检测案例研究 2.1.1形式化验证和覆盖分析 2.1.2可疑信号的抑制方法 2.1.3仿真结果 2.2总结 参考文献 第3章硬件木马检测:非可信的集成电路制造 3.1集成电路中硬件木马检测案例研究 3.2总结 参考文献 第4章可信硬件设计:哑扫描寄存器植入 4.1木马激活时间分析 4.2哑扫描寄存器植入 4.2.1去除罕见触发条件 4.2.2哑扫描寄存器植入过程 4.3翻转概率阈值分析 4.4仿真结果 4.4.1无哑寄存器 4.4.2Pth=10×10-5 4.4.3Pth=10×10-4 4.4.4Pth=10x10-3 4.4.5Pth=10×10-2 4.4.6TE攻击分析 4.4.7瞬态功耗分析 4.4.8时序木马分析 4.5总结 参考文献 第5章可信硬件设计:面向布局识别的扫描单元重排 5.1扫描单元重排 5.2硬件木马检测与隔离流程 5.3翻转活动定位分析 5.3.1电路翻转活动对区域化的影响 5.3.2木马功耗对区域化的影响 5.3.3工艺扰动对区域化的影响 5.4仿真结果 5.5总结 参考文献 第6章可信硬件设计:环形振荡器网络 6.1电源噪声对振荡器的影响分析 6.2RO频率与部分及全部动态电流之间的关系 6.3环形振荡器网络结构 6.4测试流程和统计分析 6.5仿真结果和FPGA执行分析 6.5.1效果展示 6.5.2灵敏度分析 6.5.3Spartan-6FPGA上的实验结果 6.6ASIC评估 6.6.1测试IC设计 6.6.2硬件木马设计 6.6.3实验环境搭建 6.6.4实验结果与分析 6.7总结 参考文献 第7章设计脆弱性分析 7.1脆弱性分析流程 7.2行为级脆弱性分析 7.2.1语句难度 7.2.2可观测性 7.2.3行为级木马植入 7.3门级脆弱性分析 7.3.1门级脆弱性分析流程 7.3.2门级木马植入 7.4布局级脆弱性分析 7.5降低电路脆弱性 7.6总结 参考文献 第8章木马防护:内置自认证程序 8.1BISA结构及嵌入流程 8.1.1BISA结构和功能 8.1.2BISA嵌入流程 8.1.3片上系统(SoC)的BISA设计 8.2BISA结构分析 8.2.1BISA测试覆盖率 8.2.2潜在攻击 8.2.3合格率 8.3结果与分析 8.4总结 参考文献 第9章伪芯片:分类、评估与挑战 9.1伪芯片分类 9.1.1回收元件 9.1.2重标识元件 9.1.3过量生产元件“ 9.1.4来达标/缺陷元件 9.1.5克隆元件 9.1.6伪造文档元件 9.1.7篡改元件 9.2电子元件供应链的漏洞 9.3伪芯片缺陷和检测方法 9.3.1缺陷分类 9.3.2检测方法分类 9.4面临的挑战和机遇 9.4.1研究现状 9.4.2检洲和防护政策 9.4.3检测方法有效性评估需求 9.4.4对策与研究机遇 9.5总结 参考文献 第10章伪芯片:基于片上传感器的回收IC检测与防护 10.1背景 10.1.1老化过程分析 10.1.2反熔丝存储器 10.2回收芯片检测传感器 10.2.1RO传感器 10.2.2AF传感器 10.3结果与分析 10,3.1RO传感器 10.3.2AF传感器 10.3.3攻击分析 10.4总结 参考文献 第11章伪芯片:路径延迟指纹 11.1路径延迟衰减分析 11.2基于老化的路径延迟指纹分析 11.3统计数据分析 11.4结果与分析 11.4.1工艺和温度扰动分析 11.4.2基准电路分析 11.5总结 参考文献 附录中英文对照表 |