第一部分 基础篇
第1章 硬件开发平台及集成开发平台
1.1 FPGA原理及介绍
1.1.1 FPGA结构及原理
1.1.2 FPGA芯片介绍
1.2 硬件开发平台
1.2.1 硬件平台介绍
1.2.2 硬件接口电路
1.2.3 开发板引脚定义
1.3 集成开发环境Vivado
1.3.1 Vivado套件介绍
1.3.2 Vivado开发流程
1.3.3 生成和下载PROM文件
第2章 Verilog HDL语言基础
2.1 模块结构
2.1.1 硬件描述语言简介
2.1.2 Verilog基本模块结构
2.2 基本语法
2.2.1 基本语法规则
2.2.2 常量及其表示
2.2.3 变量及其数据类型
2.2.4 表达式
2.2.5 运算符及其优先级
2.3 描述方式
2.3.1 结构化描述
2.3.2 数据流描述
2.3.3 行为描述
2.3.4 描述形式与电路建模
2.4 逻辑仿真
2.4.1 Testbench简介
2.4.2 激励信号
2.4.3 系统自定义函数和任务
第二部分 入门篇
第3章 组合逻辑电路设计
3.1 编码器
3.1.1 普通编码器
3.1.2 优先编码器
3.2 译码器
3.2.1 二进制译码器
3.2.2 显示译码器
3.3 数据选择器
3.3.1 二选一数据选择器
3.3.2 四选一数据选择器
3.4 数据分配器
3.5 数值比较器
3.6 加法器
3.7 算术逻辑单元
第4章 时序逻辑电路设计
4.1 时序逻辑电路建模基础
4.2 锁存器和触发器建模
4.2.1 8位D锁存器
4.2.2 D触发器
4.2.3 异步置位和复位D触发器
4.2.4 同步置位和复位D触发器
4.2.5 异步复位和置位JK触发器
4.2.6 阻塞赋值和非阻塞赋值
4.3 寄存器建模
4.3.1 普通寄存器
4.3.2 移位寄存器
4.4 计数器建模
4.4.1 同步四位二进制加计数器
4.4.2 异步4位二进制加计数器
4.4.3 非二进制加计数器
4.4.4 分频器
第三部分 提高篇
第5章 时序状态机设计
5.1 有限状态机
5.2 状态机设计实例
第6章 原理图设计及IP调用
6.1 原理图设计
6.2 IP调用
6.2.1 创建新封装IP的设计工程
6.2.2 添加新封装IP的设计源文件
6.2.3 定制封装IP
6.2.4 调用用户封装IP
6.2.5 系统行为级仿真
6.2.6 系统验证
第7章 常用接口电路设计
7.1 LED显示控制
7.2 数码管显示控制
7.3 按键控制
7.4 脉冲信号产生电路
7.5 序列检测器
第四部分 应用篇
第8章 复杂数字电路系统设计
8.1 简易数字钟设计
8.2 简易万年历设计
8.3 交通灯控制器设计
8.4 频率计设计
8.5 密码锁设计
8.6 抢答器设计
8.7 简易信号发生器设计
8.8 数字电压表设计
8.9 温湿度测量电路设计
第9章 实验与设计
9.1 含有异步清零、同步使能的十进制可逆计数器设计
9.2 双向移位寄存器设计
9.3 数码管动态扫描显示电路设计
9.4 键盘显示电路设计
9.5 电子日历和电子时钟设计
9.6 反应测量仪设计
9.7 出租车模拟计价器设计
9.8 具有4种信号灯的交通灯控制器设计
9.9 拔河游戏机设计
参考文献\t

赵科、鞠艳杰编著的《基于Verilog HDL的数字系统设计与实现(电子信息科学与工程类专业规划教材普通高等教育十三五规划教材)》根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地介绍了基于Verilog HDL的数字系统设计与实现。全书共四个部分：第一部分为基础篇，介绍了数字系统设计所使用的软、硬件平台和硬件描述语言；第二部分为入门篇，讲解了组合逻辑电路和时序逻辑电路的设计方法；第三部分为提高篇，详细讲解了状态机的设计方法、IP封装及原理图调用、常用接口电路设计；第四部分为应用篇，阐述了复杂数字电路的设计思路与方法。本书按照知识递进、难度递进的原则来组织内容，通过大量完整的实例介绍基于Verilog HDL进行数字系统设计与实现的基本原理、概念和方法。
本书主要面向高等院校应用型本科EDA技术和FPGA应用开发等课程，推荐作为电子、通信、自动化、电气等专业的实践指导课的授课教材或主要参考书，同时也可以作为参加电子设计竞赛的高年级学生、从事数字电路设计的工程人员的自学参考书。