前言
第1章 EDA技术概述
1.1 EDA技术简介
1.2 EDA技术的发展和优势
1.2.1 EDA技术的发展
1.2.2 EDA技术的优势
1.3 硬件描述语言(HDL)
1.3.1 原理图设计方法
1.3.2 HDL的设计方法
1.3.3 HDL设计方法与传统原理图设计方法的比较
1.4 综合
1.5 基于HDL的设计方法
1.6 EDA工程的设计流程
1.7 EDA集成开发工具简介
1.8 IP核
1.9 小结
1.10 习题
第2章 可编程逻辑器件基础
2.1 可编程逻辑器件概述
2.1.1 可编程逻辑器件的发展过程
2.1.2 可编程逻辑器件的分类
2.2 PROM、PLA、PAL和GAL的基本结构
2.2.1 逻辑电路符号的表示方法
2.2.2 PLD器件的基本结构
2.2.3 PROM的基本结构
2.2.4 PLA的基本结构
2.2.5 PAL和GAL的基本结构
2.2.6 PROM、PLA、PAL和GAL电路的结构特点
2.3 CPLD的基本结构和工作原理
2.3.1 CPLD的基本结构
2.3.2 Intel公司的CPLD
2.4 FPGA的结构和工作原理
2.4.1 FPGA的基本结构
2.4.2 Intel公司的FPGA
2.5 CPLD/FPGA的应用选型
2.6 Intel器件的识读与选型指南
2.7 小结
2.8 习题
第3章 Quartus Prime开发软件应用
3.1 Quartus Prime软件设计流程
3.2 Quartus Prime软件安装
3.3 创建工程文件
3.3.1 建立工程
3.3.2 建立设计文件
3.3.3 原理图输入方法
3.3.4 文本输入设计方法
3.3.5 编译
3.4 约束输入
3.4.1 器件选择
3.4.2 引脚分配及验证
3.4.3 使用“Assignment Editor”和“Settings”对话框
3.5 综合和仿真
3.5.1 使用Quartus Prime的集成综合
3.5.2 使用ModelSim仿真器进行仿真设计
3.6 下载配置
3.6.1 JTAG模式
3.6.2 AS模式
3.7 实例：3线-8线译码器设计与仿真
3.7.1 实例简介
3.7.2 实例目的
3.7.3 实例内容
3.8 小结
3.9 习题
第4章 Verilog HDL的基本语法
4.1 Verilog HDL简介
4.1.1 Verilog HDL的发展过程
4.1.2 Verilog HDL与C语言的比较
4.2 Verilog HDL设计举例
4.3 Verilog HDL模块的结构
4.4 Verilog HDL的要素与表达式
4.4.1 注释
4.4.2 常量
4.4.3 变量
4.4.4 操作符
4.4.5 字符串、关键字、标识符
4.5 赋值语句
4.5.1 连续赋值
4.5.2 过程赋值
4.5.3 连续赋值和过程赋值的不同
4.6 块语句
4.6.1 顺序语句块(begin-end)
4.6.2 并行语句块(fork-join)
4.6.3 起始时间和结束时间
4.7 条件语句
4.7.1 if-else语句
4.7.2 case语句
4.7.3 比较if-else嵌套与case语句
4.8 循环语句
4.8.1 for语句
4.8.2 forever语句
4.8.3 repeat语句
4.8.4 while语句
4.9 过程语句
4.9.1 initial语句
4.9.2 always语句
4.10 任务与函数
4.10.1 任务
4.10.2 函数
4.11 预编译指令
4.11.1 宏定义语句('define、'undef)
4.11.2 文件包含语句('include)
4.11.3 时间尺度('timescale)
4.11.4 条件编译指令('ifdef、'else、'endif)
4.12 小结
4.13 习题
第5章 Verilog HDL设计的层次与常用模块设计
5.1 Verilog HDL设计的层次
5.2 行为描述
5.3 数据流描述
5.4 结构描述
5.4.1 Verilog HDL内置门元件
5.4.2 门元件的调用
5.5 基本组合逻辑电路设计
5.5.1 与非门电路
5.5.2 或非门电路
5.5.3 异或门电路
5.5.4 三态门电路
5.5.5 编码器
5.5.6 译码器
5.5.7 BCD-七段显示译码器
5.5.8 2选1数据选择器
5.5.9 4选1数据选择器
5.5.10 数值比较器
5.5.11 总线缓冲器
5.6 基本时序电路设计
5.6.1 触发器
5.6.2 寄存器
5.6.3 计数器
5.6.4 串-并转换器
5.7 加法器设计
5.7.1 并行加法器
5.7.2 流水线加法器
5.8 乘法器设计
5.8.1 并行乘法器
5.8.2 查找表乘法器
5.9 乘累加器设计
5.10 小结
5.11 习题
第6章 宏功能模块设计
6.1 算术运算模块库
6.1.1 算术运算模块库模块列表
6.1.2 乘法器模块设计举例
6.1.3 计数器模块设计举例
6.2 逻辑门库
6.2.1 逻辑门库宏模块列表
6.2.2 3线-8线译码器模块设计举例
6.3 I/O模块库
6.4 存储器模块库
6.5 小结
6.6 习题
第7章 可综合设计与优化
7.1 可综合设计
7.1.1 综合的概念及其过程
7.1.2 可综合模型的设计
7.1.3 综合结果的验证
7.2 Verilog HDL设计优化
7.2.1 公因子和公因子表达式
7.2.2 算术表达式优化

韩鹏主编的《EDA技术与应用(普通高等教育十三五电子信息类规划教材)》全面系统地介绍了电子设计自动化(EDA)的相关技术理论?HDL语言及语法?开发环境操作流程?电子设计与优化方法等。全书共分10章，内容包括：EDA技术概述?可编程逻辑器件基础?Quartus Prime开发软件应用?Verilog HDL的基本语法?Verilog HDL设计的层次与常用模块设计?宏功能模块设计?可综合设计与优化?ModelSim软件的使用?数字设计实例?C/C++语言开发可编程逻辑器件。本书基于*新的IntelFPGA产品及开发环境，参考了官方提供的设计资料，提供了丰富的设计案例，理论与应用并重，将电子设计理论及方法贯穿在具体的设计实现过程中。
本书可作为普通高等院校电子信息专业?通信专业及计算机专业的学生的教材，也可作为工程技术人员的参考用书。
本书配有电子课件，欢迎选用本书作教材的老师登录www.cmpedu.com注册下载，或发邮件至jinacmp@163.com索取。