本书利用集成电路剖面结构技术，系统地介绍MOS集成电路结构和典型集成电路制造技术，包括PMOS、CMOS、LV/HV兼容CMOS、BiCMOS、LV/HV兼容BiCMOS以及LV/HV兼容BCDo书中描绘出组成各种集成电路的各种元器件工艺剖面结构，从而建立了元器件工艺剖面结构中高达120余种的基本单元库。根据基本单元库描绘出高达360余种电路芯片工艺剖面结构。然后根据电路芯片工艺剖面结构和制造技术，介绍了40余种典型集成电路制造技术，并描绘出工艺制程中各个工序的平面结构和工艺剖面结构。如此深入地展示电路芯片工艺剖面结构，有助于电路设计、芯片制造、良率提高、产品质量改进、电路失效分析等。

本书利用集成电路剖面结构技术，系统地介绍MOS集成电路结构和典型集成电路制造技术，包括PMOS(E/E型、E/D型)、NMOS(E/E型，E/D型)、CMOS(P-Well、N-Well、Twin-Well)、LV/HV兼容CMOS、BiCMOS、LV/HV兼容BiCMOS以及LV/HV兼容BCDo书中描绘出组成各种集成电路的各种元器件工艺剖面结构，从而建立了元器件工艺剖面结构中高达120余种的基本单元库。根据基本单元库描绘出高达360余种电路芯片工艺剖面结构。然后根据电路芯片工艺剖面结构和制造技术，介绍了40余种典型集成电路制造技术，并描绘出工艺制程中各个工序的平面结构和工艺剖面结构。如此深入地展示电路芯片工艺剖面结构，有助于电路设计、芯片制造、良率提高、产品质量改进、电路失效分析等。

本书技术含量高，非常实用，可作为从事MOS集成电路设计、制造等方面工程技术人员的参考资料或者是公司员工培训的教材，也可以作为微电子专业高年级本科生的重要参考书，同时可供信息领域其他专业的学生和相关科研人员、工程技术人员参考。

集成电路各种剖面结构和工艺制程图示的复制引用，转载时，必须得到本版权所有者的同意，否则将依法追究责任。

第1章 PMOS集成电路结构与制造技术

 1.1 铝栅E/E型PMOS结构

 1.2 硅栅E/E型PMOS结构

 1.3 铝栅E/D型PMOS结构

 1.4 硅栅E/D型PMOS结构

 1.5 铝栅E/E型PMOS工艺制程

 1.6 硅栅E/D型PMOS工艺制程

第2章 NMOS集成电路结构与制造技术

 2.1 E/E型NMOS(A)结构

 2.2 E/E型NMOS(B)结构

 2.3 E/D型NMOS(A)结构

 2.4 E/D型NMOS(B)结构

 2.5 E/D型NMOS(C)结构

 2.6 E/D型NMOS EPROM结构

 2.7 E/D型NMOS EEPROM结构

 2.8 E/D型NMOS DRAM结构

 2.9 E/D型NMOS SRAM结构

 2.10 E/E型NMOS(A)工艺制程

 2.11 E/D型NMOS(A)工艺制程

 2.12 E/D型NMOS(B)工艺制程

 2.13 E/D型NMOS SRAM工艺制程

第3章 P-Well CMOS集成电路结构与制造技术

 3.1 铝栅P-Well CMOS(A)[薄场]结构

 3.2 铝栅P-Well CMOS(B)[薄场]结构

 3.3 铝栅P-Well CMOS(A)[厚场]结构

 3.4 铝栅P-Well CMOS(B)[厚场]结构

 3.5 铝栅P-Well CMOS(C)[厚场]结构

 3.6 铝栅P-Well CMOS(D)[厚场]结构

 3.7 铝栅P-Well CMOS(E)[厚场]结构

 3.8 硅栅P-Well CMOS(A)结构

 3.9 硅栅P-Well CMOS(B)结构

 3.10 硅栅P-Well CMOS(C)结构

 3.11 硅栅P-Well CMOS(D)结构

 3.12 硅栅P-Well CMOS(E)结构

 3.13 硅栅P-Well CMOS(F)结构

 3.14 铝栅P-Well CMOS(A)[薄场]工艺制程

 3.15 铝栅P-Well CMOS(A)[厚场]工艺制程

 3.16 铝栅P-Well CMOS(C)[厚场]工艺制程

 3.17 硅栅P-Well CMOS(B)工艺制程

 3.18 硅栅P-Well CMOS(C)工艺制程

 3.19 硅栅P-Well CMOS(E)工艺制程

第4章 N-Well CMOS集成电路结构与制造技术

 4.1 N-Well CMOS(A)结构

 4.2 N-Well CMOS(B)结构

 4.3 N-Well CMOS(C)结构

 4.4 N-Well CMOS(D)结构

 4.5 N-WeU CMOS EPROM结构

 4.6 N-Well CMOS EEPROM(A)结构

 4.7 N-Well CMOS EEPROM(B)结构

 4.8 N-Well CMOS Flash(A)结构

 4.9 N-Well CMOS Flash(B)结构

 4.10 N-Well CMOS SRAM结构

 4.11 N-Well CMOS DRAM(i)/(B)结构

 4.12 N-Well CMOS DRAM(C)/(D)结构

 4.13 N-Well CUDS(C)工艺制程

 4.14 N-Well CMOS(D)工艺制程

 4.15 N-Well CMOS EPROM工艺制程

 4.16 N-Well CMOS EEPROM(A)工艺制程

 4.17 N-Well CMOS DRAM(B)工艺制程

 4.18 N-weU CMOS SRAM工艺制程

第5章 亚微米/深亚微米CMOS集成电路结构与制造技术

 5.1 亚微米Twin-Well CMOS(SMA)结构

 5.2 亚微米Twin-Well CMOS(SMB)结构

 5.3 亚微米Twin-Well CUDS(SMC)结构

 5.4 亚微米Twin-Well CUDS(SMD)结构

 5.5 亚微米CMOS Mask ROM(SMA)结构

 5.6 亚微米CMOS Mask ROM(SMB)结构

 5.7 亚微米CMOS Mask ROM(SMC)结构

 5.8 亚微米CMOS EEPROM结构

 5.9 深亚微米Twin-Well CMOS(DSMA)结构

 5.10 深亚微米Twin-Well CMOS(DSMB)结构

 5.11 深亚微米Twin-Well CMOS(DSMC)结构

 5.12 深亚微米Twin-Well CMOS(DSMD)结构

 5.13 深亚微米Twin-Well CMOS(DSME)结构

 5.14 超深亚微米Twin-Well CMOS(VDSM)结构

 5.15 亚微米CMOS(SMB)工艺制程

 5.16 亚微米CMOS(SMC)工艺制程

 5.17 亚微米CMOS MASK ROM(SMA)工艺制程

 5.18 深亚微米CMOS(DSMB)工艺制程

 5.19 深亚微米CMOS(DSMC)工艺制程

第6章 低压/高压兼容CMOS集成电路结构与制造技术

 6.1 低压/高压兼容P-Well CMOS(A)结构

 6.2 低压/高压兼容P-Well CMOS(B)结构

 6.3 低压/高压兼容P-Well CMOS(C)结构

 6.4 低压/高压兼容N-Well CMOS(A)结构

 6.5 低压/高压兼容N-Well CMOS(B)结构

 6.6 低压/高压兼容N-Well CMOS(C)结构

 6.7 低压/高压兼容Twin-Well CMOS(A)结构

 6.8 低压/高压兼容Twin-Well CMOS(B)结构

 6.9 低压/高压兼容Twin-Well CMOS(C)结构

 6.10 LV/HV兼容P-Well CMOS(B)工艺制程

 6.11 LV/HV兼容P-Well CMOS(B*)工艺制程

 6.12 LV/HV兼容N-Well CMOS(B)工艺制程

 6.13 LV/HV兼容N-Well CMOS(C)工艺制程

 6.14 LV/HV兼容Twin-Well CMOS(B)工艺制程

第7章 BiCMOS集成电路结构与制造技术

 7.1 P-Well BiCMOS[C]-(A)结构

 7.2 P-Well BiCMOS[C]-(B)结构

 7.3 P-Well BiCMOS[B]-(A)结构

 7.4 P-Well BiCMOS[B]-(B)结构

 7.5 P-Well BiCMOS[B]-(C)结构

 7.6 P-Well BiCMOS[B]-(D)结构

 7.7 N-Well BiCMOS[C]-(A)结构

 7.8 N-Well BiCMOS[C]-(B)结构

 7.9 N-Well BiCMOS[B]-(A)结构

 7.10 N-Well BiCMOS[B]-(B)结构

 7.11 Twin-Well BiCMOS[C]结构

 7.12 Twin-Well BiCMOS[B]-(A)结构

 7.13 Twin-Well BiCMOS[B]-(B)结构

 7.14 Twin-Well BiCMOS[B]-(C)结构

 7.15 Twin-Well BiCMOS[B]-(D)结构

 7.16 Twin-Well BiCMOS[B]-(E)结构

 7.17 P-Well BiCMOS[C]-(A)工艺制程

 7.18 P-Well BiCMOS[B]-(D)工艺制程

 7.19 N-Well BiCMOS[C]-(A)工艺制程

 7.20 N-Well BiCMOS[B]-(A)工艺制程

 7.21 Twin-Well BiCMOS[B]-(A)工艺制程

 7.22 Twin-Well BiCMOS[B]-(D)工艺制程

第8章 LV/HV兼容BiCMoS集成电路结构与制造技术

 8.1 低压/高压兼容P-Well BiCMOS[C]-(A)结构

 8.2 低压/高压兼容P-Well BiCMOS[C]-(B)结构

 8.3 低压/高压兼容P-Well BiCMOS[B]-(A)结构

 8.4 低压/高压兼容P-Well BiCMOS[B]-(B)结构

 8.5 低压/高压兼容N-Well BiCMOS[C]-(A)结构

 8.6 低压/高压兼容N-Well BiCMOS[C]-(B)结构

 8.7 低压/高压兼容N-Well BiCMOS[B]-(A)结构

 8.8 低压/高压兼容N-Well BiCMOS[B]-(B)结构

 8.9 低压/高压兼容Twin-Well BiCMOS[C]-(A)结构

 8.10 低压/高压兼容Twin-Well BiCMOS[C]-(B)结构

 8.11 低压/高压兼容Twin-Well BiCMOS[B]-(A)结构

 8.12 低压/高压兼容Twin-Well BiCMOS[B]-(B)结构

 8.13 低压/高压兼容Twin-Well BiCMOS[B]-(C)结构

 8.14 LV/HV P-Well BiCMOS[C]-(A)工艺制程

 8.15 LV/HV P-Well BiCMOS[B]-(A)工艺制程

 8.16 LV/HV N-Well BiCMOS[C]-(B)工艺制程

 8.17 LV/HV N-Well BiCMOS[B]-(B)工艺制程

 8.18 LV/HV Twin-Well BiCMOS[B]-(A)工艺制程

 8.19 LV/HV Twin-Well BiCMOS[B]-(B)工艺制程

第9章 LV/HV兼容BCD集成电路结构与制造技术

 9.1 低压/高压兼容P-Well BCD[C]-(A)结构

 9.2 低压/高压兼容P-Well BCD[C]-(B)结构

 9.3 低压/高压兼容P-Well BCD[C]-(c)结构

 9.4 低压/高压兼容P-Well BCD[C]-(D)结构

 9.5 低压/高压兼容N-Well BCD[C]-(A)结构

 9.6 低压/高压兼容N-Well BCD[C]-(B)结构

 9.7 低压/高压兼容N-Well BCD[C]-(C)结构

 9.8 低压/高压兼容N-Well BCD[C]-(D)结构

 9.9 低压/高压兼容N-Well BCD[C]-(E)结构

 9.10 低压/高压兼容N-Well BCD[c]-(F)结构

 9.11 低压/高压兼容P-Well BCD[B]-(A)结构

 9.12 低压/高压兼容P-Well BCD[B]-(B)结构

 9.13 低压/高压兼容P-Well BCD[B]-(C)结构

 9.14 低压/高压兼容P-Well BCD[B]-(D)结构

 9.15 低压/高压兼容P-Well BCD[B]-(E)结构

 9.16 低压/高压兼容P-Well BCD[B]-(F)结构

 9.17 低压/高压兼容P-Well BCD[B]-(A1)结构

 9.18 低压/高压兼容P-Well BCD[B]-(A2)结构

 9.19 低压/高压兼容P-Well BCD[B]-(A3)结构

 9.20 低压/高压兼容P-Well BCD[B]-(A4)结构

 9.21 低压/高压兼容P-Well BCD[B]-(B*)结构

 9.22 低压/高压兼容Twin-Well BCD[C]结构

 9.23 低压/高压兼容Twin-Well BCD[B]结构

 9.24 LV/HV P-Well BCD[C]-(C)工艺制程

 9.25 LV/HV N-Well BCD[C]-(D)工艺制程

 9.26 LV/HV P-Well BCD[B]-(F)工艺制程

 9.27 Lv/HV P-Well BCD[B]-(A3)工艺制程

 9.28 LV/HV P-Well BCD[B]-(B*)工艺制程

 9.29 LV/HV Twin-Well BCD[B]工艺制程

附录Ⅰ 参考资料

附录Ⅱ 术语缩写对照

附录Ⅲ 简要提示