本书基于一个实际项目的开发，涵盖了ASIC的前端设计、功能验证、综合仿真以及最后的版图设计、布局布线等技术，让读者对ASIC设计的整个流程有一个整体的认识，并对广泛使用的EDA工具及其使用方法进行了比较详细的叙述，希望对进行ASIC设计的技术人员和广大学生有一定程度的启发。

本书结合具体的实例，对ASIC芯片设计开发的整个流程及各个阶段所使用的EDA工具进行了系统地介绍。全书共8章，分为4个部分：第1部分介绍了ASIC的基础知识和目前广泛应用的EDA工具；第2部分分别介绍了两种常用的集成电路设计语言Verilog HDL和VHDL；第3部分详细地阐述了ASIC设计的仿真验证及综合技术；第4部分主要介绍了布局布线技术。

本书既阐述了ASIC设计的基本理论，又结合实际的工程项目，给出了一些具体的例子，适合初学ASIC开发的技术人员阅读，也可作为高等院校相关专业本科生和研究生学习ASIC系统开发的参考书。

丛书序

前言

第1章 ASIC简介

 1．1 ASIC的发展

 1．2 ASIC的类型

 1．3 ASIC设计流程

第2章 常用EDA工具的使用方法

 2．1 FPGA设计工具——QuartusⅡ

2．1．1 Altera产品简介

2．1．2 OuartusⅡ软件概述

2．1．3 QuartusⅡ的用户界面

2．1．4 QuartusⅡ的设计流程及使用方法

 2．2 FPGA设计软件——ISE

2．2．1 Xilinx产品介绍

2．2．2 ISE概述

2．2．3 ISE的设计流程

 2．3 ModelSim仿真工具

2．3．1 ModelSim概述

2．3．2 ModelSim的用户界面

2．3．3 ModelSim仿真流程

 2．4 高效综合软件——Synplify／Synplify Pro

2．4．1 Synplify／Synplify Pro的功能特点

2．4．2 Synplify Pro的用户界面

2．4．3 Synplify Pro综合流程

 2．5 Synopsys综合工具——Design Compiler(DC)

2．5．1 DC的功能和特点

2．5．2 DC的用户界面

2．5．3 DC的综合流程

 2．6 cadtence仿真工具——NC-Verilog

2．6．1 NC-Verilog概述

2．6．2 NC-Verilog的用户界面

2．6．3 NC-Verilog的仿真过程

第3章 Verllog HDL语言基础

 3．1 Verilog HDL的基本结构

3．1．1 模块

3．1．2 行为描述与结构描述

 3．2 数据类型

3．2．1 线网类型(Net-type)

3．2．2 寄存器类型(Register-type)

 3．3 参数定义、宏替换及模拟时间单位的定标

3．3．1 参数定义语句parameter

3．3．2 宏替换'define

3．3．3 模拟时间定标'timescale

 3．4 操作符

3．4．1 算术操作符

3．4．2 关系操作符

3．4．3 相等关系操作符

3．4．4 逻辑操作符

3．4．5 按位操作符

3．4．6 归约操作符

3．4．7 移位操作符

3．4．8 条件操作符

3．4．9 连接操作符

 3．5 Verilog HDL行为描述

3．5．1 块语句

3．5．2 赋值语句

3．5．3 高级程序语句

3．5．4 任务与函数

 3．6 Verilog HDL结构描述

3．6．1 门级描述

3．6．2 开关级描述

 3．7 Verilog HDL的编码风格

 3．8 实例分析

3．8．1 简单的组合逻辑设计

3．8．2 简单时序逻辑电路的设计

3．8．3 利用条件语句实现较复杂的时序逻辑电路

3．8．4 利用有限状态机进行复杂时序逻辑的设计

3．8．5 利用状态机的嵌套实现层次结构化设计

第4章 VHDL语言基础

 4．1 VHDL程序结构

4．1．1 实体(Entity)说明

4．1．2 结构体(Architecture)

4．1．3 块语句结构(Block)

4．1．4 进程(Process)

4．1．5 子程序(Subprogram)

4．1．6 配置(Configuration)

4．1．7 包集合(Package)

4．1．8 库(Library)

 4．2 VHDL语言要素及其分类

4．2．1 VHDL数值表示规则

4．2．2 标识符

4．2．3 VHDL数据对象

4．2．4 VHDL预定义数据类型

4．2．5 VHDL用户自定义数据类型

4．2．6 VHDL数据类型转换

4．2．7 VHDL运算操作符

 4．3 VHDL语法基础

4．3．1 VHDL顺序语句

4．3．2 VHDL并序语句

  4．4 实例分析

第5章 验证技术

 5．1 验证的策略和手段

5．1．1 验证流程

5．1．2 验证的策略

5．1．3 验证的手段

 5．2 构建测试平台(Testbench)

5．2．1 Testbench概述

5．2．2 结构化的Testbench

 5．3 仿真技术

5．3．1 前仿真

5．3．2 后仿真

 5．4 静态时序分析(STA)

5．4．1 STA概述

5．4．2 STA的类型

5．4．3 PrimeTime简介

5．4．4 PT命令简介

5．4．5 用PT做静态时序分析的步骤

 5．5 实例分析

第6章 综合技术

 6．1 面向综合的代码编写

 6．2 综合的目的和流程

 6．3 操作对象与基本设置

6．3．1 综合对象属性设置

6．3．2 环境设置

 6．4 综合约束、策略及优化技术

6．4．1 环境约束

6．4．2 时序约束与面积约束

6．4．3 综合策略与优化技术

 6．5 综合后处理

 6．6 实例分析——数字信号处理器(DSP)的综合

第7章 FPGA验证技术

 7．1 F=PGA的基本结构

7．1．1 Xilinx公司产品结构

7．1．2 Altera公司产品结构

 7．2 FPGA验证流程

7．2．1 设计输入

7．2．2 功能验证

7．2．3 综合

7．2．4 布局布线

7．2．5 时序验证

7．2．6 下载并进行板级调试

 7．3 FPGA设计的指导原则

7．3．1 面积和速度平衡原则

7．3．2 硬件原则

7．3．3 系统原则

7．3．4 同步设计原则

 7．4 实例分析

第8章 ASIC版图设计技术

 8．1 版图设计流程

8．1．1 数据的准备与导入

8．1．2 建立布图规划与布局

8．1．3 生成时钟树

8．1．4 布线

8．1．5 设计规则检查(DRC)与版图电路关联检查(LVS)

 8．2 布局布线工具Silicon Ensemble(SE)

8．2．1 Silicon Ensemble(SE)

8．2．2 SoCEncounter

 8．3 实例分析