本书以VHDL语言为载体，详细介绍了功能仿真软件ModelSim、综合软件Synplify、时序仿真软件Maxplus II，并通过丰富的实例对照，全面介绍良好的VHDL编程风格。重点讲述数字电路设计的概念，内容涵盖VHDL行为模型、层次式模块化设计、组合逻辑电路设计、状态机设计、测试平台设计等，适合从事电子工程设计的科技人员参考.

本书是为熟练掌握VHDL，芯片设计而编写的基础教材。本书以VHDL语言为载体，详细介绍了功能仿真软件ModelSim、综合软件Synplify、时序仿真软件MaxplusII，并通过丰富的实例对照，全面介绍良好的VHDL编程风格。重点讲述数字电路设计的概念，内容涵盖VHDL行为模型、层次式模块化设计、组合逻辑电路设计、状态机设计、测试平台设计等，并以大量VHDL程序实例演示说明有关应用程序的设计过程，介绍主流的编程思想及方法，培养读者的代码编写能力及良好的设计风格。

本书内容深入浅出，覆盖面广，图文并茂，独具特色。既有丰富的理论知识，也有大量的实战范例，使读者能循序渐进，由浅入深。

本书是在作者多年实践基础上编写的，适合作为电子、电机等专业相关课程的教材，对于从事电子工程设计的科技人员，本书也是极佳的参考。

序言

第1章 VHDL设计概念

 1.1 数字电路设计简介

 1.2 ASIC和FPGA组件比较

l.2.1 ASIC

1.2.2 FPGA

 1.3 FPGA和ASIC设计流程简介

 1.4数字电路设计所需考虑的因素

第2章 EDA软件介绍

 2.1 功能仿真软件ModelSim

2.1.1 ModelSim简介

2.1.2 建立一个新的项目

2.1.3 基本VHDL仿真

2.1.4 除错

2.1.5 Finding names and values

2.1.6 使用Wave窗口

2.1.7 性能分析器仿真

2.1.8 Code Coverage仿真

2.1.9 ModelSim常用指令集

 2.2 综合工具Synplify

2.2.1 Synplify简介

2.2.2 Synplify的特色

2.2.3 Synplify FPGA设计流程

2.2.4 安装事项

2.2.5 Synplify用户接口

2.2.6 设定源文件

2.2.7 检查源文件

2.2.8 RTL View

2.2.9 Synplify AlteraFlow

 2.3 Altera MaxpluslI EDA Tool

2.3.1 MaxplusⅡ版本介绍及安装方式

2.3.2 设计输入

2.3.3 功能仿真

2.3.4 平面布局

 2.4结论

第3章 初探HDL语言

 3.1 HDL的好处

 3.2 VHDL和Verilog的比较

 3.3 如何选择电路的结构

 3.4 HDL程序的组成

 3.5 HDL程序结构

第4章 基本VHDL要素

 4.1 标识符

 4.2 数据对象

 4.3 数据类型

4.3.1 标量数据类型

4.3.2 复合数据类型

4.3.3 数组数据类型

4.3.4 记录数据类型

 4.4 运算操作符

第5章 VHDL行为模型

……

第6章 数据流模型

……

第7章 结构化模型

……

第8章 VHDL中的属性和配置

……

第9章 层次式模块化设计

……

第10章 子程序及包

……

第11章 组合逻辑电路设计

……

第12章 时序逻辑电路设计

……

第13章 状态机设计

……

第14章 测试平台

……

第15章 RTL Coding Guideline

……

第16章 高级设计范例

……