本书以美国TI公司TMS320C5xxx系列DSP中的TMS320VC547x子系列为描述对象。TMS320VC547x系列是低功耗、增强型结构和双内核数字信号处理器（DSP）。

本书的读者对象是电子与电气工程、自动控制、计算机应用和仪器仪表等领域从事DSP应用系统开发的科研和工程技术人员，以及相关专业的教师和研究生、本科生。

本书以美国TI公司TMS320C5xxx系列DSP中的TMS320VC547x子系列为描述对象。TMS320VC547x系列是低功耗、增强型结构和双内核数字信号处理器（DSP）。本书介绍了该款DSP的体系结构，着重介绍了它的两个内核，即TMS320C54x TM DSP 的CPU和ARM7TDMI TM 微控制器单元（MCU），详细描述了每个内核的存储器和外设接口，包括存储器接口、中断管理器、时钟管理模块、定时器模块、通用I/O模块、UART模块、串行外设接口、主控I2C接口和以太网接口等。

本书的读者对象是电子与电气工程、自动控制、计算机应用和仪器仪表等领域从事DSP应用系统开发的科研和工程技术人员，以及相关专业的教师和研究生、本科生。

第1章 绪论 1

1.1 VC547x概述 1

1.2 VC547x的主要特征 1

第2章 体系结构 3

2.1 VC547x功能概述 3

2.2 VC547x功能框图 4

2.3 DSP子系统概述（TMS320C54x DSP核） 4

2.3.1 C54x特征 5

2.3.2 DSP CPU核的相关接口 5

2.4 DSP存储器空间 5

2.4.1 片内RAM 6

2.4.2 正常模式下的DSP存储器映射 6

2.4.3 API引导模式 7

2.4.4 API引导模式下的DSP存储器映射 7

2.4.5 扩展程序存储器 7

2.4.6 可重定位的中断向量表 9

2.5 DSP寄存器 9

2.6 DSP子系统的外设 10

2.6.1 多通道缓冲串口（McBSP0和McBSP1） 11

2.6.2 直接存储器访问控制器（DMAC） 12

2.6.3 ARM端口接口（API） 13

2.6.4 软件可编程等待状态产生器 14

2.6.5 外部存储器接口 14

2.6.6 硬件定时器 15

2.7 ARM核概述（ARM7TDMIE） 15

2.7.1 ARM7TDMI概述 15

2.7.2 ARM7TDMIE 16

2.7.3 ARM7TDMIE仿真特性 16

2.8 ARM存储器空间 17

2.9 ARM寄存器 18

2.10 ARM外设 28

2.10.1 ARM存储器接口（MEMINT） 28

2.10.2 SDRAM存储器接口（SDRAMIF） 28

2.10.3 中断管理器（INTH） 29

2.10.4 ARM通用输入/输出接口（GPIO） 29

2.10.5 定时器（TIMER） 30

2.10.6 IrDA通用异步接收器/发送器（UART-IrDA） 31

2.10.7 通用异步接收器/发送器（UART-Modem） 31

2.10.8 串行外设接口（SPI） 32

2.10.9 以太网接口模块EIM（VC5471） 32

2.10.10 主控内置集成电路（I2C）接口 32

2.10.11 时钟管理（CLKM） 33

2.11 通用外设 33

2.12 时钟频率 34

2.12.1 DSP时钟 34

2.12.2 ARM时钟 34

2.12.3 音频时钟 35

2.13 节电模式 35

2.13.1 DSP节电模式 35

2.13.2 ARM节电模式 36

2.14 中断管理 36

2.14.1 DSP中断 36

2.14.2 MCU中断 37

第3章 存储器接口 38

3.1 存储器接口（MEMINT）功能 38

3.2 系统（内部）总线 39

3.3 API总线接口 39

3.4 外部存储器接口 42

3.5 存储器接口（MEMINT）寄存器 43

3.5.1  、CS4所选存储器范围的外部存储器控制寄存器（CS0_REG~CS4_REG） 43

3.5.2 ARM端口接口等待状态配置寄存器（API_REG） 45

3.5.3 API控制寄存器（APIC） 46

3.5.4 块切换控制寄存器（BSCR） 47

3.5.5 SDRAM数据总线宽度控制寄存器（SDRAM_REG） 49

3.5.6 块切换配置寄存器（BS_CONFIG） 50

3.6 ARM存储器空间 52

3.7 SDRAM 54

3.7.1 简介 54

3.7.2 SDRAM IF概述 54

3.7.3 支持的器件 56

3.8 SDRAM接口 56

3.9 SDRAM IF寄存器 56

3.9.1 SDRAM配置寄存器（SDRAM_CONFIG） 57

3.9.2 SDRAM刷新计数器寄存器（SDRAM_REF_COUNT） 60

3.9.3 SDRAM控制寄存器（SDRAM_CNTL） 61

3.9.4 SDRAM初始化刷新计数器寄存器（SDRAM_INIT_CONF） 61

3.10 波形 62

3.10.1 带行允许/禁止功能的读/写操作的波形 62

3.10.2 外部处理的波形（8、16和32位器件） 64

第4章 中断管理器 68

4.1 功能描述 68

4.2 MCU中断 69

4.2.1 内部寄存器 70

4.2.2 中断顺序 71

4.3 ARM存储器映射寄存器 71

4.3.1 中断寄存器（IT_REG） 72

4.3.2 中断屏蔽寄存器（MASK_IT_REG） 73

4.3.3 源IRQ寄存器（SRC_IRQ_REG） 74

4.3.4 源FIQ寄存器（SRC_FIQ_REG） 74

4.3.5 中断控制寄存器（INT_CTRL_REG） 75

4.3.6 IRQ休眠寄存器（IRQ_SLEEP_REG） 76

4.3.7 中断级别寄存器（ILR_IRQ） 76

第5章 时钟管理模块 78

5.1 时钟管理模块概述 78

5.1.1 时钟运行模式 78

5.1.2 时钟管理模块的控制功能 79

5.2 时钟模块（CLKM）寄存器列表 80

5.2.1 CLKM模块寄存器 80

5.2.2 PLL_REG寄存器（ARMSS） 80

5.2.3 CLKMD寄存器（DSPSS） 81

5.3 DSP子系统控制 81

5.3.1 DSP锁相环寄存器（DSP_REG） 81

5.3.2 复位控制寄存器（CLKM_CNTL_RESET） 83

5.4 ARM子系统控制 84

5.4.1 时钟配置寄存器（CLKM_REG） 84

5.4.2 中断时钟唤醒寄存器（WAKEUP_REG ） 86

5.4.3 复位寄存器（RESET_REG） 87

5.4.4 音频速率寄存器（AUDIO_CLK） 89

5.4.5 看门狗状态寄存器（WATCHDOG_STATUS） 90

5.4.6 低功耗模式寄存器（LOW_POWER_REG） 90

5.4.7 低功耗寄存器数值寄存器（LOW_POWER_REG_VALUE） 91

5.5 锁相环 92

5.5.1 PLL_REG寄存器（ARMSS） 92

5.5.2 CLKMD时钟控制寄存器（DSPSS） 95

第6章 定时器模块 96

6.1 定时器模块简介 96

6.2 定时器0（TIMER0） 96

6.2.1 禁止看门狗功能 97

6.2.2 重新开启看门狗功能 97

6.2.3 TIMER0控制寄存器（CNTL_TIMER0） 98

6.2.4 TIMER0当前值寄存器（READ_TIM0） 99

6.3 定时器1（TIMER1）和定时器2（TIMER2） 99

6.3.1 定时器中断间隔 100

6.3.2 TIMER1和TIMER2控制寄存器（CNTL_TIMER1，2） 100

6.3.3 TIMER1和TIMER2当前值寄存器（READ_TIM1，2） 101

6.4 定时器编程 102

6.5 读定时器操作 102

第7章 通用I/O模块 103

7.1 通用I/O模块（GPIO）功能描述 103

7.2 GPIO/KBGPIO寄存器 104

7.2.1 GPIO寄存器 105

7.2.2 KBGPIO寄存器 109

7.2.3 键盘连接 112

第8章 UART IrDA模块 114

8.1 概述 114

8.2 主要特性 115

8.2.1 UART模式特性 115

8.2.2 IrDA SIR模式特性 115

8.3 I/O描述 116

8.4 寄存器的映射和描述 116

8.4.1 UART IrDA模块寄存器 116

8.4.2 特殊访问寄存器 118

8.4.3 寄存器映射 118

8.4.4 接收保持寄存器（UART_IRDA_RHR） 118

8.4.5 发送保持寄存器（UART_IRDA_THR） 119

8.4.6 FIFO控制寄存器（UART_IRDA_FCR） 120

8.4.7 状态控制寄存器（UART_IRDA_SCR） 121

8.4.8 线路控制寄存器（UART_IRDA_LCR，仅UART模式） 122

8.4.9 线路状态寄存器（UART_IRDA_LSR） 123

8.4.10 辅助状态寄存器（UART_IRDA_SSR） 125

8.4.11 调制解调器（Modem）控制寄存器（UART_IRDA_MCR） 126

8.4.12 调制解调器（Modem）状态寄存器（UART_IRDA_MSR） 127

8.4.13 中断允许寄存器（UART_IRDA_IER） 127

8.4.14 中断状态寄存器（UART_IRDA_ISR） 129

8.4.15 增强功能寄存器（UART_IRDA_EFR） 131

8.4.16 XON1字符寄存器（UART_IRDA_XON1） 132

8.4.17 XON2字符寄存器（UART_IRDA_XON2） 132

8.4.18 XOFF1字符寄存器（UART_IRDA_XOFF1） 133

8.4.19 XOFF2字符寄存器（UART_IRDA_XOFF2） 133

8.4.20 便签寄存器（UART_IRDA_SPR） 134

8.4.21 115K波特率分频因子寄存器（UART_IRDA_DIV_115K） 134

8.4.22 波特率分频因子寄存器（UART_IRDA_DIV_BIT_RATE） 135

8.4.23 发送控制寄存器（UART_IRDA_TCR，仅UART模式） 135

8.4.24 触发电平寄存器（UART_IRDA_TLR） 136

8.4.25 模式定义寄存器1（UART_IRDA_MDR1） 137

8.4.26 模式定义寄存器2（UART_IRDA_MDR2） 138

8.4.27 发送帧长寄存器（LSB）（UART_IRDA_TXFLL，LSB） 138

8.4.28 发送帧长寄存器（MSB）（UART_IRDA_TXFLH，MSB） 139

8.4.29 接收帧长寄存器（LSB）（UART_IRDA_RXFLL，LSB） 139

8.4.30 接收帧长寄存器（MSB）（UART_IRDA_RXFLH，MSB） 140

8.4.31 状态FIFO线路状态寄存器（UART_IRDA_SFLSR） 140

8.4.32 状态FIFO寄存器（UART_IRDA_SFREGL） 141

8.4.33 文件起始长度寄存器（UART_IRDA_BLR） 142

8.4.34 脉冲宽度寄存器（UART_IRDA_PULSE_WIDTH） 142

8.4.35 辅助控制寄存器（UART_IRDA_ACREG） 143

8.4.36 IR发送起点寄存器（UART_IRDA_START_POINT） 144

8.4.37 读访问和写访问指针 144

8.4.38 重新开始寄存器（UART_IRDA_RESUME） 146

8.5 UART IrDA功能框图 147

8.6 串行红外模式和协议 147

8.6.1 CRC的产生 148

8.6.2 异步透明传输 149

8.6.3 终止序列 149

8.6.4 脉冲成形 149

8.6.5 地址检测 151

8.7 功能描述 151

8.7.1 触发门限 151

8.7.2 中断 152

8.7.3 UART模式特性 153

8.7.4 SIR模式特性 154

第9章 UART调制解调器接口 156

9.1 概述 156

9.2 主要特征 156

9.3 I/O描述 157

9.4 寄存器映射/描述 157

9.4.1 UART Modem模块寄存器 157

9.4.2 特殊访问寄存器 158

9.4.3 接收保持寄存器（UART_RHR） 159

9.4.4 发送保持寄存器（UART_THR） 160

9.4.5 FIFO控制寄存器（UART_FCR） 160

9.4.6 状态控制寄存器（UART_SCR） 161

9.4.7 线路控制寄存器（UART_LCR） 162

9.4.8 线路状态寄存器（UART_LSR） 163

9.4.9 辅助状态寄存器（UART_SSR） 164

9.4.10 Modem控制寄存器（UART_MCR） 165

9.4.11 Modem状态寄存器（UART_MSR） 166

9.4.12 中断允许寄存器（UART_IER） 166

9.4.13 中断状态寄存器（UART_ISR） 168

9.4.14 增强功能寄存器（UART_EFR） 168

9.4.15 XON1字符寄存器（UART_XON1） 170

9.4.16 XON2字符寄存器（UART_XON2） 170

9.4.17 XOFF1字符寄存器（UART_XOFF1） 171

9.4.18 XOFF2字符寄存器（UART_XOFF2） 171

9.4.19 便签寄存器（UART_SPR） 172

9.4.20 115K波特率产生分频器（UART_DIV_115K） 172

9.4.21 波特率产生分频器（UART_DIV_BIT_RATE） 173

9.4.22 传输控制寄存器（UART_TCR） 173

9.4.23 触发门限寄存器（UART_TLR） 175

9.4.24 模式定义寄存器（UART_MDR） 176

9.4.25 UART自动波特率状态寄存器（UART_UASR） 177

9.4.26 RX FIFO读指针寄存器（UART_RDPTR_URX） 178

9.4.27 RX FIFO写指针寄存器（UART_WRPTR_URX） 178

9.4.28 TX FIFO读指针寄存器（UART_RDPTR_UTX） 179

9.4.29 TX FIFO写指针寄存器（UART_WRPTR_UTX） 179

9.5 功能框图 180

9.6 功能描述 181

9.6.1 触发门限 181

9.6.2 中断 181

9.6.3 中止和超时条件 182

9.6.4 硬件流控制 182

9.6.5 软件流控制 182

9.6.6 自动波特率模式 183

第10章 串行外设接口 185

10.1 串行外设接口（SPI）的主要特征 185

10.2 SPI概述 185

10.3 SPI I/O描述 186

10.4 SPI寄存器 187

10.4.1 SPI设置寄存器（SPI_SET） 187

10.4.2 SPI控制寄存器（SPI_CTRL） 189

10.4.3 SPI状态寄存器（SPI_STATUS） 190

10.4.4 SPI发送寄存器（SPI_TX） 191

10.4.5 SPI接收寄存器（SPI_RX） 191

10.5 SPI协议描述 191

10.5.1 发送协议 192

10.5.2 接收协议 193

10.5.3 发送模式波形 194

第11章 主控I2C接口 196

11.1 主控I2C接口模块概述 196

11.1.1 简介 196

11.1.2 主要特征 196

11.1.3 特别考虑事项 197

11.1.4 标准I2C总线协议 199

11.2 I/O描述 200

11.3 寄存器描述 201

11.3.1 设备寄存器（DEVICE_REG） 201

11.3.2 地址寄存器（ADDRESS_REG） 202

11.3.3 数据写寄存器（DATA_WRITE_REG） 202

11.3.4 数据读寄存器（DATA_READ_REG） 202

11.3.5 命令寄存器（CMD_REG） 203

11.3.6 FIFO配置寄存器（CONF_FIFO_REG） 204

11.3.7 时钟配置寄存器（CONF_CLK_REG） 204

11.3.8 时钟配置功能参考寄存器（CONF_CLK_REF_REG） 205

11.3.9 状态FIFO寄存器（STATUS_FIFO_REG） 206

11.3.10 状态活动寄存器（STATUS_ACTIVITY_REG） 207

11.4 FIFO管理 207

11.5 主控I2C接口复位 208

11.6 时钟管理 208

11.7 中断管理 209

第12章 以太网接口模块 210

12.1 EIM简介 210

12.2 以太网接口信号 211

12.3 ENET功能描述 212

12.3.1 ENET简介 212

12.3.2 缓冲存储器单元（FIFO） 212

12.3.3 DMA控制器 214

12.3.4 控制寄存器接口 214

12.3.5 介质访问控制器（MAC） 214

12.3.6 统计模块 220

12.3.7 反馈 220

12.3.8 流控制 221

12.3.9 寻址方式 221

12.3.10 ENET中断 222

12.3.11 配置 223

12.4 EIM描述符结构 223

12.4.1 TX描述符环 223

12.4.2 RX描述符环 226

12.5 EIM外设寄存器表 228

12.6 ESM外设寄存器 230

12.6.1 ESM控制寄存器（EIM_CTRL） 230

12.6.2 ESM状态寄存器（EIM_STATUS） 231

12.6.3 CPU TX描述符基地址寄存器（EIM_CPUTXBA） 232

12.6.4 CPU RX描述符基地址寄存器（EIM_CPURXBA） 232

12.6.5 包缓冲器容量寄存器（EIM_BUFSIZE） 233

12.6.6 CPU过滤控制寄存器（EIM_FILTER） 233

12.6.7 CPU目标地址寄存器高位字（EIM_CPUDA_1） 234

12.6.8 CPU目标地址寄存器低位字（EIM_CPUDA_0） 234

12.6.9 多播过滤器有效寄存器高位字（EIM_MFV_1） 235

12.6.10 多播过滤器有效寄存器低位字（EIM_MFV_0） 235

12.6.11 多播过滤器屏蔽寄存器高位字（EIM_MFM_1） 236

12.6.12 多播过滤器屏蔽寄存器低位字（EIM_MFM_0） 236

12.6.13 RX门限寄存器（EIM_RXTH） 236

12.6.14 CPU RX准备就绪寄存器（EIM_RX_CPU_RDY） 237

12.6.15 ESM中断允许寄存器（EIM_INT_EN） 237

12.6.16 ENET0 TX队列当前指针寄存器 （EIM_ENET0_TX_DESC） 239

12.6.17 ENET0 RX队列当前指针寄存器（EIM_ENET0_RX_DESC） 239

12.6.18 CPU TX队列当前指针寄存器（EIM_CPU_TX_DESC） 240

12.6.19 CPU RX队列当前指针寄存器（EIM_CPU_RX_DESC） 240

12.7 ENET0寄存器 241

12.7.1 ENET0模式寄存器（EIM_MODE_E0） 241

12.7.2 ENET0退避种子寄存器（EIM_NEW_RBOF_E0） 242

12.7.3 EIM ENET0 退避计数寄存器（EIM_RBOF_CNT_E0） 243

12.7.4 ENET0 TX流暂停计数寄存器（EIM_FLW_CNT_E0） 243

12.7.5 ENET0流控制寄存器（EIM_FLW_CNTRL_E0） 244

12.7.6 ENET0 VTYPE标志寄存器（EIM_VTYPE_E0） 244

12.7.7 ENET0系统错误中断状态寄存器（EIM_SE_SR_E0） 245

12.7.8 ENET0发送描述符缓冲器准备就绪寄存器（EIM_TX_BUF_RDY_E0） 246

12.7.9 ENET0发送描述符基地址寄存器（EIM_TDBA_E0） 246

12.7.10 ENET0接收描述符基地址寄存器（EIM_RDBA_E0） 247

12.7.11 ENET0目标物理地址匹配寄存器高位字（EIM_PAR1_E0） 247

12.7.12 ENET0目标物理地址匹配寄存器低位字（EIM_PAR0_E0） 247

12.7.13 ENET0逻辑地址哈希（Hash）过滤器寄存器高位字（EIM_LAR1_E0） 248

12.7.14 ENET0逻辑地址哈希（Hash）过滤器寄存器低位字（EIM_LAR0_E0） 248

12.7.15 ENET0地址模式允许寄存器（EIM_ADR_MODE_E0） 249

12.7.16 ENET0描述符环查询间隔计数寄存器（EIM_DRP_E0） 249

12.8 EIM包的RAM结构 250

12.8.1 逻辑组织 250

12.8.2 包存储器的物理组织 251

12.8.3 描述符字 251

12.8.4 CPU TX 描述符 252

12.8.5 CPU RX描述符 253

12.8.6 ENET0 RX描述符 254

12.8.7 ENET0 TX描述符 255

12.8.8 缓冲器用法字 256

12.9 EIM ESM功能描述 256

12.9.1 主状态机描述 256

12.9.2 复位状态 258

12.9.3 选择RX队列（Select_RX_Queue）状态 258

12.9.4 测试RX队列（Test_RX_Queue）状态 258

12.9.5 评估目标队列（Evaluate_Dest）状态 258

12.9.6 检查TX队列第一个描述符（Check_First_Desc_TX_Queue）状态 259

12.9.7 传送描述符（Transfer_Desc）状态 259

12.9.8 检查TX队列（Check_TX_Queue）状态 262

12.9.9 等待TX事件（Wait_TX_Event）状态 262

12.10 EIM操作 262

12.10.1 设置 262

12.10.2 包操作 263

12.11 ENET操作 264

12.11.1 设置 264

12.11.2 包操作 265

第13章 初始化协议 266

13.1 硬件逻辑复位 266

13.2 ARM代码下载 266

13.3 DSP启动模式 267

参考文献 268