本书从实践的角度出发，全面介绍了硬件描述语言Verilog-HDL。通过与具体电路实验的结合，使读者能够轻松地掌握Verilog-HDL的语法、结构、功能及其简单应用。此外，本书还附带一张特色光盘：网页形式、学习方便；视频效果、直观生动；文档齐全、设计快捷；源码验证、保你成功！

本书共有9章。第1章～第5章，通过应用Verilog-HDL描述的各种逻辑电路实例，详细讲解该语言的语法结构和仿真实现。第6章讲述基于Verilog-HDL的硬件电路的实现。第7章介绍硬件开发应具备的条件。第8章说明全书所应用到的所有硬件基本单元的设计。第9章通过列举8个简单的应用实例，详细讲解数字电路系统设计的全过程。书中给出的全部仿真结果和硬件实现均经过验证。

本书附带光盘1张，包含全书所有的Verilog-HDL实例文件、电路图的Protel文件以及部分实例的视频演示。为了使读者能够更好地理解和掌握全书内容，光盘中的文件采用多媒体技术，以网络版的风格，用视频和音频的表现技法，图像和动画的表现方式突出了全书的精华。本书很适合初学者和工程技术人员作为入门、工具书和参考资料。

第1章 硬件描述语言

 1.1 什么是硬件描述语言HDL 

 1.2 基本逻辑电路的Verilog-HDL描述

1.2.1 “与”门逻辑电路的描述

1.2.2 “与非”门逻辑电路的描述

1.2.3 “非”门逻辑电路的描述

1.2.4 “或”门逻辑电路的描述一

1.2.5 “或非”门逻辑电路的描述

1.2.6 缓冲器逻辑电路的描述

 1.3 逻辑仿真

1.3.1 顶层模块的编写

1.3.2 寄存器类型定义

1.3.3 线网类型定义

1.3.4 底层模块的调用

1.3.5 输入端口波形的描述

1.3.6 二“与”门逻辑电路的逻辑仿真结果

第2章 仿真器的获取、安装及运行

 2.1 通过网站获取和安装ISE WebPACK ModelSim XE仿真器

 2.2 一个最简单的仿真实例

第3章 组合逻辑电路

 3.1 数据选择器

3.1.1 2-1数据选择器

3.1.2 2-1数据选择器的Verilog-HDL描述

3.1.3 4-1数据选择器

3.1.4 4-1数据选择器的Verilog-HDL描述

3.1.5 条件操作符的使用方法

3.1.6 数据选择器的行为描述方式

3.1.7 Case语句的使用方法

3.1.8 Lelse语句的使用方法

3.1.9 function函数的使用方法

3.1.10 用于仿真的顶层模块

3.1.11 数据选择器的逻辑仿真结果

 3.2 数据比较器

3.2.1 最简单的数据判断方法

3.2.2 2位数据比较器

3.2.3 2位数据比较器的Verilog-HDL描述

3.2.4 2位数据比较器的逻辑仿真结果

3.2.5 数据比较器的数据宽度扩展

3.2.6 4位数据比较器的Verilog—HDL描述

3.2.7 4位数据比较器的逻辑仿真结果

 3.3 编码器

3.3.1 2位二进制编码器

3.3.2 2位二进制编码器的Verilog-HDL描述

3.3.3 2位二进制编码器的逻辑仿真结果

 3.4 译码器

3.4.1 BCD码译码器

3.4.2 非完全描述的逻辑函数和逻辑表达式的简化

3.4.3 BCD码译码器的Verilog-HDL描述

3.4.4 BCD码译码器的逻辑仿真结果

第4章 触发器

……

第5章 时序逻辑电路

……

第6章 基于Verilog-HDL的硬件电路的实现

……

第7章 硬件开发应具备的条件

……

第8章 硬件基本单元的设计

……

第9章 应用系统的设计与实现

……

附录 光盘内容简介及使用说明

参考文献