本书是编著者结合多年的工程实践、培训经验及积累的资料，并借鉴国内外经典教材、文献和专业网站的文档等编著而成的。
本书全面介绍了SoC的重要设计和技术实现。本书首先介绍了SoC的电源、时钟和复位管理，接着介绍了SoC的低功耗设计方法、时序分析与签核、验证、可测性设计，最后介绍了虚拟化设计和安全设计。本书特别注重介绍近年来出现的一些SoC设计新概念、新技术、新领域和新方法。
本书可供从事SoC设计的专业工程师和从事芯片规划和项目管理的专业人员使用，也可供集成电路设计和电子等相关专业的师生使用。

第1章 电源管理1
1.1 稳压器1
1.1.1 线性稳压器2
1.1.2 开关稳压器7
1.1.3 电源监测与保护13
1.2 电源管理设计18
1.2.1 电源管理器件18
1.2.2 电源管理电路设计19
1.2.3 芯片电源供应25
1.3 电源分配网络28
1.3.1 电源分配网络的构成28
1.3.2 电源分配网络的特性35
1.4 电源完整性37
1.4.1 电压波动及影响37
1.4.2 电源阻抗39
1.4.3 去耦电路41
1.4.4 分层解耦50
1.4.5 片上电源分配网络的电源完整性53
小结55
第2章 时钟和复位管理57
2.1 SoC时钟管理57
2.1.1 时钟抖动59
2.1.2 PLL63
2.1.3 SoC时钟架构设计75
2.2 SoC复位管理83
2.2.1 复位源83
2.2.2 复位类型86
2.2.3 SoC复位架构设计87
2.2.4 复位域跨越91
2.3 时钟和复位模块设计95
小结99
第3章 低功耗设计方法100
3.1 系统级低功耗设计101
3.1.1 评估芯片功耗101
3.1.2 功耗管理102
3.2 算法及架构级低功耗设计103
3.2.1 算法级低功耗设计103
3.2.2 架构级低功耗设计之一105
3.2.3 架构级低功耗设计之二107
3.3 寄存器传输级低功耗设计115
3.4 综合中的低功耗设计124
3.5 物理级低功耗设计127
3.5.1 工艺选择127
3.5.2 门级功耗优化129
3.5.3 物理级功耗优化131
小结136
第4章 时序分析与签核137
4.1 偏差与时序影响因素137
4.1.1 偏差137
4.1.2 工艺角140
4.1.3 环境角142
4.1.4 片上变化143
4.1.5 串扰144
4.1.6 IR压降147
4.2 静态时序分析148
4.2.1 时序路径分析模式148
4.2.2 时序分析模式151
4.3 基于变化感知的时序分析156
4.3.1 AOCV158
4.3.2 SOCV/POCV160
4.4 芯片级设计约束163
4.4.1 扁平式芯片级设计约束163
4.4.2 模块级时序模型167
4.4.3 裕量170
4.5 时序签核173
4.5.1 场景173
4.5.2 信号完整性分析178
4.5.3 电源完整性和功耗分析182
4.5.4 时序收敛186
4.5.5 ECO193
小结198
第5章 验证200
5.1 SoC验证201
5.1.1 验证方法201
5.1.2 验证流程204
5.1.3 验证计划206
5.1.4 验证平台209
5.1.5 验证层次211
5.1.6 验证质量管控211
5.2 IP和模块级验证214
5.2.1 IP验证214
5.2.2 模块级验证216
5.3 系统级验证219
5.4 门级验证221
5.4.1 门级仿真的作用228
5.4.2 不定态产生、传播和抑制231
5.4.3 门级仿真方法236
5.4.4 门级混合仿真243
5.5 DFT验证246
5.6 低功耗验证251
5.6.1 电源意图规范验证251
5.6.2 低功耗形式验证252
5.6.3 低功耗仿真253
5.7 ATE测试的仿真向量256
5.8 通用验证方法学259
5.8.1 验证技术的发展历程260
5.8.2 UVM组件261
5.8.3 UVM常用类的派生与继承262
5.8.4 UVM验证平台运行机制263
5.8.5 UVM结构与通信265
小结267
第6章 可测性设计269
6.1 SoC测试269
6.1.1 SoC测试方法与结构269
6.1.2 SoC的DFT技术274
6.2 扫描测试274
6.2.1 嵌入式确定性测试276
6.2.2 模块级扫描设计285
6.3 内建自测试288
6.3.1 MBIST电路289
6.3.2 模块级MBIST设计293
6.4 IP测试297
6.4.1 IP的直接测试297
6.4.2 基于IEEE标准的IP测试298
6.4.3 高速和数模混合电路测试302
6.4.4 先进DFT技术306
6.5 SoC的DFT和实现311
6.5.1 测试目标和策略311
6.5.2 DFT技术应用313
6.5.3 测试模式下的时钟设计314
6.5.4 模块级DFT设计和实现325
6.5.5 芯片级DFT设计和实现328
小结342
第7章 虚拟化设计344
7.1 虚拟化344
7.1.1 虚拟化技术基础344
7.1.2 虚拟化技术349
7.2 内存虚拟化352
7.2.1 虚拟内存352
7.2.2 处理器访问内存353
7.2.3 设备访问内存355
小结361
第8章 安全设计362
8.1 SoC安全设计363
8.1.1 安全解决方案363
8.1.2 TEE364
8.1.3 信任根365
8.1.4 安全启动371
8.1.5 安全调试374
8.1.6 安全岛375
8.2 ARM TrustZone376
8.2.1 处理器的安全设计378
8.2.2 总线隔离机制380
8.2.3 内存和外设隔离机制381
8.3 RISC-V安全扩展383
8.3.1 处理器的安全设计383
8.3.2 隔离机制384
小结386