本书从数字电路与数字逻辑课程的组合逻辑、时序逻辑电路的设计开始，逐步构建计算机组成与体系结构及相关课程中的运算器、存储器和控制器，实现基于MIPS指令集的CPU。本书采用Verilog HDL，以Vivado软件为EDA工具，在Xilinx FPGA平台上进行实验验证和设计，让读者掌握硬件功能的仿真与测试方法，具备计算机系统的设计能力。 全书共5章，包括：EDA基础和龙芯中科LS-CPU-EXB实验系统介绍，数字逻辑与数字电路实践，计算机组成原理实践，计算机体系结构实践，计算机组成与体系结构实践。附录简单介绍了Icarus Verilog开发环境及使用、Verilog HDL语法，给出了引脚对应关系表和部分MIPS指令。 本书可作为高等院校计算机类、电子信息类各专业的教材，也可供其他理工科专业选用或相关技术人员参考。

第1章 EDA基础和实验系统\t1
1.1 EDA简介\t1
1.2 Verilog HDL简介\t1
1.3 Vivado安装及使用说明\t3
1.3.1 Vivado安装说明\t3
1.3.2 Vivado使用说明\t9
1.4 LCD触摸屏调用方法\t27
1.5 实验系统\t33
第2章 数字逻辑与数字电路实践\t40
2.1 三人表决电路实验\t40
2.1.1 实验类别\t40
2.1.2 实验目的\t40
2.1.3 实验原理\t40
2.1.4 实验内容和要求\t40
2.1.5 实验步骤\t41
2.1.6 可研究与探索的问题\t46
2.1.7 源代码\t47
2.2 数据选择器实验\t47
2.2.1 实验类别\t47
2.2.2 实验目的\t47
2.2.3 实验原理\t47
2.2.4 实验内容和要求\t47
2.2.5 实验步骤\t48
2.2.6 可研究与探索的问题\t49
2.2.7 源代码\t49
2.3 半加器和全加器实验\t50
2.3.1 实验类别\t50
2.3.2 实验目的\t50
2.3.3 实验原理\t50
2.3.4 实验内容和要求\t50
2.3.5 半加器实验步骤\t51
2.3.6 全加器实验步骤\t52
2.3.7 可研究与探索的问题\t55
2.3.8 源代码\t55
2.4 七段数码显示译码器实验\t55
2.4.1 实验类别\t55
2.4.2 实验目的\t55
2.4.3 实验原理\t56
2.4.4 实验内容和要求\t56
2.4.5 实验步骤\t58
2.4.6 可研究与探索的问题\t59
2.4.7 源代码\t59
2.5 计数器实验\t60
2.5.1 实验类别\t60
2.5.2 实验目的\t60
2.5.3 实验原理\t60
2.5.4 实验内容和要求\t60
2.5.5 实验步骤\t61
2.5.6 可研究与探索的问题\t63
2.5.7 源代码\t63
2.6 移位寄存器实验\t64
2.6.1 实验类别\t64
2.6.2 实验目的\t64
2.6.3 实验原理\t64
2.6.4 实验内容和要求\t64
2.6.5 实验步骤（方案二）\t66
2.6.6 可研究与探索的问题\t68
2.6.7 源代码（实验设计方案二）\t68
2.7 序列信号发生器实验\t73
2.7.1 实验类别\t73
2.7.2 实验目的\t73
2.7.3 实验原理\t74
2.7.4 实验内容和要求\t74
2.7.5 可研究与探索的问题\t76
2.8 序列检测器实验\t76
2.8.1 实验类别\t76
2.8.2 实验目的\t76
2.8.3 实验原理\t76
2.8.4 实验内容和要求\t77
2.8.5 可研究与探索的问题\t78
2.9 数字钟实验\t78
2.9.1 实验类别\t78
2.9.2 实验目的\t78
2.9.3 实验原理\t79
2.9.4 实验内容和要求\t79
2.9.5 可研究与探索的问题\t80
2.10 交通灯控制器实验\t80
2.10.1 实验类别\t80
2.10.2 实验目的\t80
2.10.3 实验原理\t80
2.10.4 实验内容和要求\t80
2.10.5 可研究与探索的问题\t82
第3章 计算机组成原理实践\t83
3.1 32位算术逻辑运算器实验\t83
3.1.1 实验类型\t83
3.1.2 实验目的\t83
3.1.3 实验原理\t83
3.1.4 实验内容和要求\t84
3.1.5 可研究与探索的问题\t85
3.2 存储器实验\t85
3.2.1 实验类别\t85
3.2.2 实验目的\t85
3.2.3 实验原理\t85
3.2.4 实验内容和要求\t87
3.2.5 建议的实验步骤\t87
3.2.6 可研究与探索的问题\t89
3.3 指令系统实验\t89
3.3.1 实验类别\t89
3.3.2 实验目的\t89
3.3.3 实验原理\t89
3.3.4 实验内容和要求\t90
3.3.5 可研究与探索的问题\t90
3.4 单周期CPU实验\t90
3.4.1 实验类别\t91
3.4.2 实验目的\t91
3.4.3 实验原理\t91
3.4.4 实验内容和要求\t92
3.4.5 可研究与探索的问题\t92
3.5 多周期CPU实验\t93
3.5.1 实验类别\t93
3.5.2 实验目的\t93
3.5.3 实验原理\t93
3.5.4 实验内容和要求\t94
3.5.5 可研究与探索的问题\t95
3.6 中断实验\t95
3.6.1 实验类别\t95
3.6.2 实验目的\t95
3.6.3 实验原理\t95
3.6.4 实验内容和要求\t96
3.6.5 可研究与探索的问题\t97
第4章 计算机体系结构实践\t98
4.1 流水线CPU设计\t98
4.1.1 实验类别\t98
4.1.2 实验目的\t98
4.1.3 实验原理\t99
4.1.4 实验内容和要求\t103
4.1.5 实验步骤\t104
4.1.6 可研究与探索的问题\t110
4.2 流水线带Cache的CPU设计\t110
4.2.1 实验类别\t110
4.2.2 实验目的\t110
4.2.3 实验原理\t110
4.2.4 实验内容和要求\t112
4.2.5 可研究与探索的问题\t113
第5章 计算机组成与体系结构实践\t114
5.1 ALU实验\t114
5.1.1 实验类型\t114
5.1.2 实验目的\t114
5.1.3 实验原理\t114
5.1.4 实验内容和要求\t115
5.1.5 实验步骤\t116
5.1.6 可研究与探索的问题\t124
5.1.7 源代码\t125
5.2 存储器实验\t130
5.2.1 实验类型\t130
5.2.2 实验目的\t130
5.2.3 实验原理\t130
5.2.4 实验内容和要求\t131
5.2.5 FPGA中ROM定制与读出实验步骤\t131
5.5.6 FPGA的RAM定制与读写实验\t137
5.2.7 可研究与探索的问题\t139
5.2.8 源代码\t140
5.3 多周期控制器实验\t144
5.3.1 实验类型\t144
5.3.2 实验目的\t144
5.3.3 实验原理\t144
5.3.4 实验内容和要求\t145
5.3.5 实验步骤\t146
5.3.6 可研究与探索的问题\t148
5.3.7 源代码\t148
5.4 多周期CPU实验\t153
5.4.1 实验类型\t153
5.4.2 实验目的\t153
5.4.3 实验原理\t153
5.4.4 实验内容和要求\t155
5.4.5 实验步骤\t156
5.4.6 可研究与探索的问题\t157
5.4.7 源代码\t157
附录A Icarus Verilog开发环境及使用\t161
A.1 Icarus Verilog的安装\t161
A.2 Icarus Verilog环境变量设置\t162
A.3 Icarus Verilog的使用\t163
附录B Verilog HDL语法简介\t171
B.1 Verilog HDL基本结构\t171
B.2 数据类型及常量、变量\t173
B.3 运算符\t175
B.4 语句\t176
B.5 编译预处理语句\t182
B.6 测试台、系统任务和函数\t183
附录C 实验报告\t185
附录D 引脚对应关系表\t188
附录E MIPS指令\t193
参考文献\t203