本书主要介绍各类优选电子元器件在辐射（例如航天，核物理等）环境下的性能和效应。辐射与物质的相互作用是一个非常广泛和复杂的课题，本书尝试从不同角度分析该问题，目的是帮助读者理解半导体器件、电路和系统在受到辐射时的退化效应的主要特性。本书内容详细，基础知识丰富，包含了目前国际上对于半导体器件辐射效应关注的各个方向，从传统的Si材料到新型的纳米晶体，从传统的CMOS工艺到新型的薄膜SOI工艺，从器件工艺到结构设计等。本书中各类新兴的探测器技术、电路设计技术、新材料和创新的系统方法都是由业界和学术界的很好专家探索研究的，具有重要的学术价值。因此，对于航天及电子科技领域的科研人员、半导体工程师，本书具有非常好的参考价值，也可作为航天、电子和半导体专业研究生和高年级本科生的教材。

第1章硅的辐射损伤1
1．1引言1
1．1．1表面损伤1
1．1．2体损伤1
1．2IR与Neff的退火效应3
1．2．1硅中的掺杂5
1．2．2电荷俘获与收集5
1．3硅探测器抗辐射强度评估7
1．3．1硅探测器与高能物理实验：一个成功的范例7
1．3．2硅探测器的抗辐射加固设计8
1．3．3n侧信号读取传感器的辐射限度10
1．3．4探测器厚度变化的影响12
1．3．5强辐射下标准型和薄型硅传感器的反向电流14
1．3．6不同单晶硅的辐射耐受性16
1．4退火效应18
1．5结论：ATLAS示例案例20
参考文献20
第2章用于多类型辐射检测的抗辐射CMOS单光子成像仪24
2．1引言24
2．2固态单光子探测像素25
2．3CMOS工艺APD和SPAD26
2．3．1基本结构设计26
2．3．2快速淬灭和恢复27
2．3．3小型化的重要性28
2．4抗辐射SPAD的制备与测试28
参考文献35
第3章氢对场氧化物场效应晶体管和高K电介质的辐射响应40
3．1引言40
3．2本底1/f噪声40
3．3实验细节41
3．4结果和讨论42
3．4．1电学测试42
3．4．2噪声测量43
3．5高K电介质45
3．6总结48
参考文献49
第4章基于薄膜SOI技术的SiGe HBT中的新型总剂量和重离子电荷收集现象56
4．1引言56
4．2器件结构与基本原理58
4．3辐射效应60
4．4单粒子翻转仿真分析66
4．5结论68
参考文献68
第5章标准CMOS技术中的抗辐射加固设计的参考电压和电流72
5．1引言72
5．2带隙参考电路的抗辐射设计方法72
5．3典型的CMOS带隙电压求和基准74
5．4抗辐射加固设计的参考电压75
5．5抗辐射加固设计的参考电流78
5．6结论80
参考文献80
第6章纳米晶体存储器：闪存缩放和一级耐辐射器件的发展历程82
6．1引言82
6．2闪存（Flash）83
6．2．1闪存概述83
6．2．2闪存基础知识83
6．3纳米晶体存储器89
6．3．1概述89
6．3．2Si纳米晶体存储器的实现91
6．3．3纳米晶体存储单元92
6．3．4多兆位阵列中的纳米晶体工艺集成96
6．4辐射对非易失性存储器的影响98
6．4．1NVM辐射效应概述98
6．4．2纳米晶体存储器的辐射效应102
6．4．3纳米晶体存储器（NCM）与浮栅（FG）存储器的抗辐射特性108
6．5结论110
参考文献111
第7章抗TID效应和SEE的SRAM抗辐射加固技术118
7．1概述118
7．1．1集成电路设计中的嵌入式SRAM118
7．1．2空间辐射环境及其影响118
7．2抗辐射加固设计（RHBD）119
7．2．1总电离剂量（TID）效应120
7．2．2SRAM中的单粒子效应（SEE）120
7．3SRAM设计中的抗辐射加固技术123
7．3．1SRAM单元的读写裕度123
7．3．2反向体偏置125
7．3．3RHBD SRAM单元设计125
7．4SRAM测试结构127
7．5TID效应测试结果128
7．5．1VDD偏置对TID效应的影响130
7．5．2TID对单元读写裕度的影响130
7．5．3类型4单元132
7．5．4具有RBB的类型1单元的阵列设计注意事项132
7．5．5具有RBB的类型1单元的晶体管级测量134
7．5．6测试SRAM的设计和实验134
7．5．7具有RBB的类型1单元的SRAM测量135
7．5．890nm晶体管级响应138
7．6未加固的SRAM中的单粒子效应（SEE）139
7．7单粒子效应（SEE）的缓解141
7．7．1具有RBB+SC和SEE缓解的130nmSRAM设计141
7．7．2SRAM列电路143
7．7．3具有RBB+SC的SRAM操作144
7．7．4SEE的实验测量144
7．8总结148
参考文献149
第8章超深亚微米CMOS技术工艺SRAM中的多次翻转完整指南153
8．1引言153
8．2实验设备的细节154
8．2．1关注测试算法对统计多次翻转的重要性154
8．2．2实验设备155
8．2．3被测器件156
8．3实验结果157
8．3．1MCU作为辐射源的函数158
8．3．2MCU作为阱工程的一个功能——三阱的使用158
8．3．3MCU作为倾斜角的函数（重离子实验）159
8．3．4MCU作为工艺特征尺寸的函数160
8．3．5三阱对MCU的影响161
8．3．6MCU与电源电压的关系161
8．3．7MCU与温度的关系162
8．3．8MCU与位单元架构的关系162
8．3．9在LANSCE和TRIUMF上测试MCU率163
8．3．10MCU与衬底的关系（体硅与SOI的比较）164
8．3．11MCU与测试模式的关系164
8．4MCU的3D TCAD建模165
8．4．1三阱技术中的双极性效应166
8．4．2优选工艺的准确敏感区域168
8．5一般结论：驱动MCU灵敏度的参数排序171
8．6附录172
参考文献174
第9章优选SRAM的实时软错误率特性177
9．1引言177
9．2测试平台和环境178
9．2．1ASTEP178
9．2．2LSM实验室181
9．3实验细节181
9．3．1测试的器件181
9．3．2硬件装置182
9．3．3测试程序184
9．4实验结果184
9．4．1实时测量185
9．4．2加速测试187
9．5数据分析和讨论188
9．5．165nm工艺器件实时测试与加速测试的对比188
9．5．265nm与130nm工艺技术对比188
9．5．365nm和130nm工艺器件的α粒子发射率估算189
9．5．4小结190
9．6结论191
致谢191
参考文献192
第10章基于SRAM的FPGA容错技术和可靠性建模195
10．1引言195
10．2FPGA辐射效应195
10．2．1破坏性单粒子效应196
10．2．2非破坏性单粒子效应196
10．2．3FPGA中的单粒子效应197
10．3SEU的检测和校正技术197
10．3．1配置擦除（内存清理）197
10．3．2重复比较198
10．4SEU诱发错误的缓解技术198
10．4．1三模冗余199
10．4．2时间冗余200
10．4．3状态机编码202
10．4．4四重逻辑203
10．5可靠性模型205
10．5．1估计每个擦除周期的翻转概率206
10．5．2估计每个擦除周期的故障概率206
10．5．3案例研究207
10．6结论210
致谢211
参考文献211
第11章在基于SRAM的FPGA中确保性能稳定的三模冗余保护电路214
11．1引言214
11．2FPGA的SEU和MBU数据概述215
11．3FPGA电路的TMR保护218
11．3．1电路设计问题218
11．3．2设计约束问题219
11．3．3结构布局对电路设计的影响220
11．4域交叉故障220
11．4．1测试方法与装置221
11．4．2测试结果224
11．4．3结果分析224
11．5单位翻转、多位翻转和电路设计有效性的检测228
11．5．1相关工作229
11．5．2STARC概述230
11．5．3案例研究：区域下的可靠性问题232
11．6结论234
参考文献234
第12章抗SEU/SET锁相环237
12．1引言237
12．2表决异步信号237
12．3稳定的PLL：使相位引起的表决错误最小化239
12．4PLL组件的SEU/SET特性244
12．4．1环形VCO245
12．4．2分频器246
12．4．3Σ-ΔN分频器246
12．4．4相位?频率检测器246
12．4．5电荷泵247
12．4．6环路滤波器248
12．5对PLL使用冗余表决技术249
12．5．1输出表决法250
12．5．2VCO表决法251
12．6结论252
参考文献253
第13章半导体集成电路中辐射诱导瞬态的自主检测与表征255
13．1引言255
13．2软错误256
13．3单粒子瞬态和逻辑软错误256
13．3．1逻辑电路中的单粒子效应256
13．3．2逻辑软错误的扩展趋势257
13．3．3前期SET表征259
13．4自主脉冲宽度表征260
13．4．1通过一系列反相器的瞬态传播260
13．4．2自触发瞬态捕获261
13．4．3脉冲捕获电路设计262
13．4．4脉冲捕获仿真结果263
13．4．5测试芯片设计264
13．5重离子测试结果266
13．5．1130nm工艺重离子测试267
13．5．290nm工艺重离子测试269
13．5．3基于重离子实验结果的技术趋势271
13．6中子和α粒子诱导的瞬态272
13．6．1中子诱导的SET的脉冲宽度272
13．6．2α粒子诱导的SET的脉冲宽度273
13．6．3中子和α粒子的FIT率274
13．7总结276
参考文献276
第14章数字电路中的软错误279
14．1引言279
14．2电子器件的辐射效应279
14．2．1非破坏性故障279
14．2．2破坏性故障280
14．2．3累计故障280
14．3软错误下集成电路性能的预测方法281
14．3．1基于仿真的故障注入（SBFI）282
14．3．2硬件故障注入（HWFI）282
14．3．3软件实现的故障注入（SWIFI）283
14．3．4基于混合模型的技术：硬件仿真283
14．4电子器件抗辐射技术：抗辐射加固283
14．4．1减少电荷产生与积累的过程285
14．4．2减少SET的产生和传输285
14．5电子器件中的故障容错技术285
14．5．1空间冗余286
14．5．2时间冗余286
14．5．3信息冗余286
14．6数字滤波器的专门保护技术287
14．6．1第一种情况（低保护要求）289
14．6．2第二种情况（平均保护要求）290
14．6．3第三种情况（高保护要求）290
14．6．4保护技术评估293
14．6．5与TMR的比较295
14．7结论296
参考文献297
第15章可靠性分析中的故障注入技术综述301
15．1引言301
15．2故障注入系统概述302
15．3基于模拟的故障注入304
15．3．1使用系统级模拟的故障注入实例305
15．3．2使用寄存器传输级模拟的故障注入实例306
15．3．3基于模拟的故障注入的最终说明307
15．4基于仿真的故障注入307
15．4．1基于仿真的故障注入实例308
15．4．2对基于仿真的故障注入的最终说明310
15．5基于软件的故障注入310
15．5．1基于软件的故障注入实例312
15．5．2基于软件的故障注入的最终说明312
15．6结论313
致谢313
参考文献313