本书从集成电路器件可靠性问题出发，具体阐述了辐射环境、辐射效应、软错误和仿真工具等背景知识，详细介绍了抗辐射加固设计（RHBD）技术以及在该技术中常用的相关组件，重点针对表决器、锁存器、主从触发器和静态随机访问存储器（SRAM）单元介绍了经典的和新颖的RHBD技术，扼要描述了相关实验并给出了容错性能和开销对比分析。本书共分为6章，分别为绪论、常用的抗辐射加固设计技术及组件、表决器的抗辐射加固设计技术、锁存器的抗辐射加固设计技术、主从触发器的抗辐射加固设计技术以及SRAM单元的抗辐射加固设计技术。通过学习本书内容，读者可以强化对集成电路器件抗辐射加固设计技术的认知，了解该领域的当前最新研究成果和相关技术。

前言
第1章 绪论
1.1 辐射环境
1.1.1 自然辐射环境
1.1.2 人造辐射环境
1.2 辐射效应
1.2.1 单粒子效应
1.2.2 累积效应
1.3 重要概念
1.3.1 故障、错误与失效
1.3.2 软错误
1.4 软错误模型
1.4.1 器件级模型
1.4.2 电路级模型
1.5 电子设计自动化仿真工具
1.5.1 Synopsys HSPICE
1.5.2 Cadence Virtuoso
1.6 基于RHBD技术的集成电路器件存在的问题
1.7 本章小结
第2章 常用的抗辐射加固设计技术及组件
2.1 常用的抗辐射加固设计技术
2.1.1 空间冗余技术
2.1.2 时间冗余技术
2.2 常用的抗辐射加固组件
2.2.1 C单元
2.2.2 1P2N和2P1N单元
2.2.3 DICE单元
2.2.4 施密特反相器
2.3 抗辐射能力的定义
2.4 本章小结
第3章 表决器的抗辐射加固设计技术
3.1 传统的表决器设计
3.2 基于多级C单元的表决器设计
3.2.1 电路结构与工作原理
3.2.2 实验验证与对比分析
3.3 基于电流竞争的表决器设计
3.3.1 电路结构与工作原理
3.3.2 表决器的应用
3.3.3 实验验证与对比分析
3.4 本章小结
第4章 锁存器的抗辐射加固设计技术
4.1 未加固的标准静态锁存器设计
4.2 经典的抗辐射加固锁存器设计
4.2.1 抗单节点翻转的锁存器设计
4.2.2 抗双节点翻转的锁存器设计
4.2.3 抗三节点翻转的锁存器设计
4.2.4 过滤SET脉冲的锁存器设计
4.3 单节点翻转自恢复的RFC锁存器设计
4.3.1 电路结构与工作原理
4.3.2 实验验证与对比分析
4.4 抗双/三节点翻转的锁存器设计
4.4.1 HSMUF双容锁存器
4.4.2 基于浮空点的双容锁存器
4.4.3 超低开销的LCDNUT/LCTNUT锁存器
4.4.4 恢复能力增强的DNUCT/TNUCT锁存器
4.4.5 完全三恢的锁存器
4.5 过滤SET脉冲的锁存器设计
4.5.1 PDFSR锁存器
4.5.2 RFEL锁存器
4.6 本章小结
第5章 主从触发器的抗辐射加固设计技术
5.1 未加固的主从触发器设计
5.2 经典的抗辐射加固主从触发器设计
5.3 抗节点翻转主从触发器设计
5.3.1 电路结构与工作原理
5.3.2 实验验证与对比分析
5.4 本章小结
第6章 SRAM单元的抗辐射加固设计技术
6.1 未加固的SRAM存储单元设计
6.1.16 TSRAM
6.1.28 TSRAM
6.2 经典的抗辐射加固SRAM存储单元设计
6.2.1 抗单节点翻转的SRAM存储单元设计
6.2.2 抗双节点翻转的16T SRAM存储单元设计
6.3 抗单节点翻转的SRAM存储单元设计
6.3.1 QCCM10T/QCCM12T SRAM
6.3.2 QCCS/SCCS SRAM
6.3.3 SRS14T/SESRS SRAM
6.4 抗双节点翻转的SRAM存储单元设计
6.4.1 电路结构与工作原理
6.4.2 实验验证与对比分析
6.5 本章小结
参考文献