本书从“如何用数字电路与处理器解决计算问题”这一需求出发，围绕数字电路和处理器两大部分进行讲解。数字电路部分重点介绍集成电路的数学基础、组合逻辑与时序逻辑的基本概念、分析与设计方法、发展规律与核心思想。处理器部分重点介绍处理器的基本概念和原理、汇编基础知识、不同种类基础处理器的分析与设计方法、多级缓存的存储器架构、处理器的发展规律与核心思想。本书配有实验环节，基于第一部分讲授的数字电路内容，利用硬件描述语言设计、优化基本的处理器，并在可编程逻辑器件上验证。本书适合作为信息科学与技术领城的本科生教材，也可供相关领城工程技术人员参考。

汪玉，清华大学电子工程系长聘教授、系主任，IEEE Fellow，国家自然科学基金杰出青年基金获得者，清华大学信息科学技术学院副院长，清华大学天津电子信息研究院院长。2002年和2007年于清华大学电子工程系分别获得学士与博士学位。长期从事智能芯片、高能效电路与系统领域的科学研究及人才培养工作。

第1章 绪论
1.1 数字电路简介
1.1.1 数字电路的数学基础
1.1.2 数字集成电路的发展历史
1.1.3 数字电路的优点
1.1.4 数字电路的分层抽象
1.1.5 集成电路产业介绍
1.2 计算机组成与处理器
1.2.1 计算机组成
1.2.2 处理器的理论基础
1.2.3 处理器发展历史
1.3 本书关注的核心问题及核心思想
1.3.1 处理核心问题的两种解决方案
1.3.2 解决方案的核心思想
1.4 关于本书
1.4.1 本书定位及目标
1.4.2 教材结构
1.5 拓展阅读
1.6 思考题
1.7 参考文献
第2章 数的表示与布尔函数
2.1 二进制计数系统
2.1.1 历史中的二进制
2.1.2 自然二进制
2.2 信息的二进制编码
2.2.1 整数的二进制编码
2.2.2 小数的二进制编码
2.2.3 其他编码
2.2.4 二进制信息的单位
2.3 布尔雨数及其表示
2.3.1 布尔运算与逻辑门
2.3.2 布尔函数与真值表
2.3.3 两级逻辑
2.3.4 卡诺图
2.4 布尔丽数的化简
2.4.1 卡诺图化简法
2.4.2 QM算法
2.5 总结
2.6 拓展阅读
2.7 习题
2.8 参考文献
第3章 组合逻辑电路的分析与设计
3.1 从布尔表达式到数字逻辑电路的构建
3.2 组合逻辑的定义与表示
3.2.1 组合逻辑的定义
3.2.2 组合逻辑的表示
3.3 组合逻辑电路的分析
3.4 组合逻辑电路的设计
3.5 组合逻辑电路的评价
3.5.1 稳态因素
3.5.2 动态因素
3.6 典型组合逻辑电路的设计
3.6.1 编码器
3.6.2 译码器
3.6.3 多路选择器
3.6.4 加法器
3.7 总结
3.8 拓展阅读
3.9 习题
第4章 时序逻辑分析与设计
4.1 基本概念
4.1.1 过程的离散化
4.1.2 时钟
4.1.3 时序逻辑电路分类
4.1.4 有限状态机
4.2 基木时序巡辑单元
4.2.1 锁存器
4.2.2 触发器
4.2.3 时序参数与性能分析
4.3 同步时序电路的分析方法
4.3.1 整休分析流程
4.3.2 时序约束与性能分析
4.4 同步时序电路设计
4.4.1 设计流程
4.4.2 状态机抽象方法
4.4.3 状态化简方法
4.4.4 状态分配与编码
4.4.5 自启动检查
4.5 亚稳态和同步
4.5.1 亚稳态
4.5.2 同步器设计
4.5.3 同步复位和异步复位
4.6 典型时序逻辑电路
4.6.1 寄存器
4.6.2 计数器
4.6.3 模块与接口
4.7 拓展知识
4.7.1 传统的锁存器/触发器实现方法
4.7.2 四种逻辑功能的触发器
4.7.3 分解有限状态机
4.8 总结
4.9 拓展阅读
4.10 思考题
4.11 习题
4.12 参考文献
第5章 计算机指令集架构
5.1 通用计算机与指令集
5.1.1 通用计算机的意义
5.1.2 从图灵机到通用计算机
5.1.3 指令集架构——软硬件接口
5.2 指令集架构
5.2.1 状态表示及存储
5.2.2 指令功能
5.3 MIPS指令集
5.3.1 寄存器
5.3.2 存储器
5.3.3 指令格式
5.3.4 寻址方式
5.4 汇编程序设计
5.4.1 语法
5.4.2 变量与数组
5.4.3 分支
5.4.4 过程调用
5.4.5 异常处理
5.4.6 MARS模拟器
5.5 性能评价
5.5.1 性能的定义及评价指标
5.5.2 影响性能的因素
5.5.3 系统性能的优化
5.6 总结
5.7 拓展阅读
5.7.1 符号扩展与无符号扩展
5.7.2 x86指令集
5.8 思考题
5.9 习题
第6章 单周期与多周期处理器
6.1 单周期处理器基本概念
6.1.1 处理器基本操作阶段
6.1.2 单周期处理器基本硬件单元
6.2 ALU
6.3 内存访问和计算指令的实现
6.3.1 内存访问指令
6.3.2 基础计算指令
6.4 分支与跳转指令的实现
6.4.1 分支指令
6.4.2 跳转指令
6.4.3 跳转链接和跳转到寄存器
6.5 控制信号的生成
6.6 性能评价
6.6.1 关键路径
6.6.2 性能评价
6.7 单周期处理器的中断与异常处开
6.8 多周期处理器
6.8.1 单周则处理器面临的挑战
6.8.2 多周期处理器概念
6.8.3 多周期处理器的性能评价和问题
6.9 总结
6.10 拓展阅读
6.10.1 处理器模块的时序和Verilog HDL实现
6.10.2 协处理器简介
6.10.3 RISC-V处理器
6.11 习题
第7章 流水线处理器设计
7.1 流水线的基本概念
7.2 MIPS处理器的五级流水线设计
7.3 流水线处理器中的冒险
7.4 MIPS五级流水线处理器的数据冒险
7.4.1 数据冒险导致的拥塞
7.4.2 MIPS五级流水线的数据转发
7.5 MIPS五级流水线处理器的控制冒险
7.5.1 J指令的控制冒险及其硬件解决方法
7.5.2 BEQ指令的控制冒险